| 主权项 |
1.一种单体(石)可积体式电感器,其由多个彼此交 替之导电层(P1至P4)与绝缘层(I1至I3)所构成,以及由 导电层(P1至P4)彼此经由穿过绝缘层(I1至I3)而连接 之接触(K21,K32,K43)所构成,其中 -导电层(P1至P4)与绝缘层(I1至I3)彼此堆叠,并且绝 缘层(I1至I5)以整个表面形成, -此外在每一个导电层(P1至P3)中,中间区域(M1至M4) 以及一个与此有关的边缘区域(R1至R4)藉由另外的 绝缘层而替换, -在连续的导电层(P1至P4)中的边缘区域(R1至R4)彼此 相对移置, -此介于连续导电层(P1至P4)之间的接触(K21,K32,K43), 各设置介于靠近边缘区域(R1至R4)的区域中,其特征 为, 在中间区域(M)中设有沟渠,其以GMR材料(WM,TB,HM)填 满以形成MRAM胞。2.如申请专利范围第1项之单体可 积体式电感器,其中GMR材料由层堆叠所构成,其中 硬磁性层(HM)、隧道阻障层(TB)与软磁性层(WM)所构 成。3.如申请专利范围第1或2项之单体可积体式电 感器,其中在连续的导电层(P1至P4)中的边缘区域须 彼此移置,使得此经由接触(K21,K32,K43)而彼此连接 之导电层(P1至P4)形成线圈形结构。4.如申请专利 范围第1项之单体可积体式电感器,其中此等边缘 区域(R1至R4)以规则的角度以顺时针或反时针的方 式彼此相对移置。5.如申请专利范围第1或4项之单 体可积体式电感器,其中此角度为90。6.如申请专 利范围第1项之单体可积体式电感器,其中此等导 电层(P1至P4)由多晶矽所构成。7.如申请专利范围 第3项之单体可积体式电感器,其中此等导电层(P1 至P4)由多晶矽所构成。8.如申请专利范围第6项之 单体可积体式电感器,其中此多晶矽被掺杂。9.如 申请专利范围第1项之单体可积体式电感器,其中 此由导电层(P1至P4)与绝缘层(I1至I3)所构成之层序 列是设置于半导体主体上。10.如申请专利范围第3 项之单体可积体式电感器,其中此由导电层(P1至P4) 与绝缘层(I1至I3)所构成之层序列是设置于半导体 主体上。11.如申请专利范围第6项之单体可积体式 电感器,其中此由导电层(P1至P4)与绝缘层(I1至I3)所 构成之层序列是设置于半导体主体上。图式简单 说明: 第1图 为由导电层与绝缘层所构成之层序列之概 要图示截面说明。 第2a至2g图 为层序列之各个导电层(第2a至2d图)与 绝缘层(第2e至2g图)之俯视图,其中对于绝缘层描述 的说明各以阴影显示。 第3a至3b图 为具有另外之GMR-层堆叠之层序列之截 面说明,此层序列是在两个磁化状态中,即,一平行 磁化(第3a图)与一反平行磁化(第3b图)。 第4a与4b图 为GMR层序列之概要图式"描述"用于说明 两个逻辑状态,即,〝IN〞(进)(第4a图)与〝OUT〞(出)( 第4b图)。 |
