| 摘要 |
<p>본 발명은 비동기 전송모드 층(ATM Layer)의 싸(SAR; Segmentation and Reassembly)와 프레임 릴레이 프로토콜 제어기인 상위레벨 데이터 링크 제어기(HDLC)간의 패킷 데이터 경로를 마이크로 프로세서 버스로부터 분리 구성하여 시스템의 성능을 향상할 수 있도록 한 프레임 릴레이 서비스 장치의 성능 향상 시스템에 관한 것으로, 본 발명은 프레임 릴레이 서비스 장치에 있어서, 상기 상위레벨 데이터 링크 제어기(HDLC)에 사용자의 패킷 데이터가 저장되는 에스디램(SDRAM)과; 상기 싸(SAR)와 상위레벨 데이터 링크 제어기(HDLC)간에 송수신되는 모든 패킷 데이터의 버스경로가 되는 피시아이 버스 변환(PCI)블럭과; 상기 마이크로 프로세서에 프레임 릴레이 서비스를 비동기 전송모드층으로 송수신시 데이터의 흐름을 사용하는 대역폭에 맞게 제어하는 트래픽 매네지먼트 블럭과; 트랙픽 매네지먼트 블럭의 데이터 정보가 저장되는 에스램으로 구성하고, 상기 마이크로 프로세서를 동작시키는 프로세서 버스와 패킷 데이터를 처리하는 피시아이 버스를 분리 구성하여서 된 것을 특징으로 한다.</p> |
