| 摘要 |
<p>본 발명은 금속배선 콘택 저항이 감소하도록 한 강유전체 메모리 소자의 제조 방법에 관한 것으로, 이를 위한 본 발명은 불순물접합층을 포함하는 트랜지스터를 형성하는 단계, 상기 트랜지스터 상부에 하부전극, 강유전막, 상부전극으로 이루어지는 강유전체 캐패시터를 형성하는 단계, 상기 강유전체 캐패시터의 상부전극을 포함한 전면에 제1층간절연막을 형성하는 단계, 상기 제1층간절연막을 선택적으로 식각하여 상기 상부전극과 불순물접합층을 전기적으로 연결하는 국부배선을 형성하는 단계, 상기 국부배선을 포함한 전면에 제2층간절연막을 형성하는 단계, 상기 제2층간절연막 상부에 상기 국부배선의 전영역을 덮으면서 이웃한 셀간 서로 고립되는 금속배선을 형성하는 단계를 포함하여 이루어진다.</p> |
