铜导线制作方法

摘要

本发明揭示一种应用于半导体元件之铜导线制作方法，其首先以一非晶矽材料形成所制造元件之金属线及其金属线间栓塞之结构，并利用一铜接触置换技术取代该非晶矽材料，而形成包含铜金属线及铜介层洞栓塞之该铜导线结构。本发明可克服目前双镶嵌(DualDamascene)制程发展之瓶颈，可轻易地形成所需之高深宽比之栓塞、防止该铜导线间之介电材料的性质劣化、不需沈积铜阻障层以及可克服目前以化学机械研磨进行铜导线平坦化时之浅碟化问题。

主权项

1.一种铜导线制作方法,包含下列步骤:沈积一金属阻障层于一基板表面;覆盖一非晶矽层;定义至少一介层洞区域;蚀刻该介层洞区域外之该非晶矽层;定义至少一金属线区域;蚀刻掉该金属线区域外之该非晶矽层及该金属阻障层;于蚀刻后之非晶矽层表面形成一铜阻障层;覆盖一介电质层;进行表面平坦化至曝露出该非晶矽层为止;以及以一铜金属层置换该非晶矽层。2.如申请专利范围第1项之铜导线制作方法,其中该金属阻障层系利用物理气相沈积之方式沈积钽金属而形成。3.如申请专利范围第1项之铜导线制作方法,其中该金属阻障层系利用物理气相沈积之方式沈积氮化钽而形成。4.如申请专利范围第1项之铜导线制作方法,其中该非晶矽层系利用化学气相沈积之方式而形成。5.如申请专利范围第1项之铜导线制作方法,其中该铜阻障层之材质为氮化矽。6.如申请专利范围第5项之铜导线制作方法,其中该铜阻障层系利用一氨气电浆进行氮化而形成。7.如申请专利范围第1项之铜导线制作方法,其中该介电质层系利用化学气相沈积之方式沈积一低介电系数之介电质而形成。8.如申请专利范围第1项之铜导线制作方法,其中该介电质层系利用旋涂之方式覆盖一低介电系数之介电质而形成。9.如申请专利范围第1项之铜导线制作方法,其中进行平坦化之步骤系利用化学机械研磨之方式进行。10.如申请专利范围第1项之铜导线制作方法,其中进行平坦化之步骤系利用乾蚀刻回蚀之方式进行。11.如申请专利范围第1项之铜导线制作方法,其中该铜金属层置换该非晶矽层之步骤系藉由电化学之方法而形成。12.如申请专利范围第11项之铜导线制作方法,其中该电化学之方法系利用硫酸铜、氟化氨以及氢氟酸之混合溶液进行反应。13.一种铜导线制作方法,包含下列步骤:沈积一金属阻障层于一基板表面;覆盖一非晶矽层;定义至少一介层洞区域;蚀刻该介层洞区域外之该非晶矽层;定义至少一金属线区域;蚀刻掉该金属线区域外之该非晶矽层及该金属阻障层;于蚀刻后之非晶矽层表面形成一铜阻障层;覆盖一氧化矽层;覆盖一有机介电质层;进行表面平坦化至曝露出该非晶矽层为止;以及以一铜金属层置换该非晶矽层。14.如申请专利范围第13项之铜导线制作方法,其中该氧化矽层系利用化学气相沈积之方式沈积一多孔性之氧化矽而形成。15.如申请专利范围第13项之铜导线制作方法,其中该有机介电质层系利用旋涂之方式覆盖一低介电系数之有机介电质而形成。16.如申请专利范围第13项之铜导线制作方法,其中该有机介电质层系利用化学气相沈积之方式沈积一低介电系数之有机介电质而形成。图式简单说明:图1(a)至图1(f)系习知之铜导线双镶嵌制作流程;图2(a)至图2(g)系本发明之铜导线制作流程;图3系本发明之元件漏电流测试结果;图4(a)至图4(g)系本发明之另一铜导线制作流程。