| 主权项 |
1.一种改善微距(critical dimension)一致性之方法,适用于积体电路制程,该方法包括:在一晶圆上形成一涂布层;以及根据一制程条件分别对该涂布层之一第一区域与环绕该第一区域之一第二区域进行一图案转移制程,藉以将一图案转移至该涂布层,其中应用在该第一区域之该制程条件设定不同于应用在该第二区域之该制程条件设定。2.如申请专利范围第1项所述改善微距一致性之方法,其中上述图案转移制程包括下列步骤:在上述涂布层上形成一光阻层;根据上述制程条件之一微影制程参数对该光阻层进行微影处理;根据上述制程条件之一蚀刻配方对上述涂布层进行蚀刻;以及清除该光阻层;其中应用在上述第一区域之该微影制程参数设定不同于应用在上述第二区域之该微影制程参数设定。3.如申请专利范围第2项所述改善微距一致性之方法,其中应用在上述第一区域之上述蚀刻配方设定不同于应用在上述第二区域之上述蚀刻配方设定。4.如申请专利范围第2项所述改善微距一致性之方法,其中上述微影处理包括下列步骤:根据上述图案对上述光阻层进行曝光;以及对该曝光后光阻层进行显影,使上述图案转移至上述光阻层。5.如申请专利范围第4项所述改善微距一致性之方法,其中上述第一区域系上述晶圆之一中央区域,上述第二区域系上述晶圆之一边缘区域。6.如申请专利范围第5项所述改善微距一致性之方法,其中上述中央区域与上述边缘区域互不重叠。7.如申请专利范围第1项所述改善微距一致性之方法,其中上述涂布层系旋转涂布之一单层涂布膜。8.如申请专利范围第1项所述改善微距一致性之方法,其中上述涂布层系旋转涂布之一多层涂布膜。9.一种改善微距(critical dimension)一致性之方法,适用于积体电路制程,该方法包括:在一晶圆上形成一涂布层;在该涂布层上形成一第一光阻层;根据一图案对该第一光阻层之一第一区域进行一第一微影处理;对该涂布层进行蚀刻;清除该第一光阻层;在该涂布层上形成一第二光阻层;根据该图案对该第二光阻层之一第二区域进行一第二微影处理;以及对该涂布层之该第二区域进行蚀刻。10.如申请专利范围第9项所述改善微距一致性之方法,其中上述一第一微影处理之微影制程参数设定不同于上述第二微影处理之微影制程参数设定。11.如申请专利范围第10项所述改善微距一致性之方法,其中蚀刻上述第一区域之蚀刻配方不同于蚀刻上述第二区域之蚀刻配方。12.如申请专利范围第10项所述改善微距一致性之方法,其中上述第一微影处理包括下列步骤:根据上述图案对上述第一光阻层进行曝光;以及对该曝光后第一光阻层进行显影,使该图案转移至上述第一光阻层。13.如申请专利范围第10项所述改善微距一致性之方法,其中上述第二微影处理包括下列步骤:根据上述图案对上述第二光阻层进行曝光;以及对该曝光后第二光阻层进行显影,使该图案转移至上述第二光阻层。14.如申请专利范围第13项所述改善微距一致性之方法,其中上述第一区域系上述晶圆之一中央区域,上述第二区域系上述晶圆中环绕该中央区域之一边缘区域。15.如申请专利范围第14项所述改善微距一致性之方法,其中上述中央区域与上述边缘区域互不重叠。16.如申请专利范围第9项所述改善微距一致性之方法,其中上述涂布层系旋转涂布之一单层涂布膜。17.如申请专利范围第9项所述改善微距一致性之方法,其中上述涂布层系旋转涂布之一多层涂布膜。图式简单说明:第1图是在晶圆上藉由旋转涂布形成的多层涂布膜剖面图;第2A图是本发明实施例定义之第二区域示意图;第2B图是本发明实施例定义之第二区域示意图;第3图是本发明实施例之流程图;第4A图是实施例中定义第一区域aa'部份及第二区域bb'部份之晶圆剖面示意图;第4B-4J图是对应第3图中步骤S300-S380之晶圆剖面示意图。 |
