非易失性半导体存储器及其数据编程方法

摘要

在本发明非易失性半导体存储器中，读取时可以得到流过存储元件的大电流，减少列线的数量、均衡地向各存储元件的浮栅极注入电子从而减小阈值电压的差异，以及均衡衡地从各存储元件的浮栅极发射电子从而使阈值电压大致一致，此外，可以防止因自锁电路而造成芯片尺寸增大。在本发明中，先由浮栅极发射电子，然后再向浮栅极注入电子，就可以在一侧存储二进制数据。在离开存储单元阵列的任意位置形成数据自锁电路。$#!

主权项

1.一种非易失性半导体存储器，包括：存储单元组件，所述存储单元组件由多个由具有浮栅极的晶体管构成的存储元件串联连接而成，上述各存储元件不论是向上述浮栅极注入电子的第1状态还是从上述浮栅极发射电子的第2状态都在上述存储元件的一侧存储二进制数据；选择晶体管，所述晶体管与上述存储单元组件的一端串联连接，用于选择上述存储单元组件；开关元件，所述开关元件与上述各存储单元组件的另一端连接；其特征在于：位检查晶体管，所述位检查晶体管设在上述存储单元组件中，与上述存储元件串联连接，用于决定所对应的上述存储单元组件束中向上述浮栅极注入电子的存储元件与从上述浮棚极发射电子的存储元件的逻辑状态。