| 摘要 |
<p>여기에 개시되는 반도체 메모리 장치는 비트 라인들로 각각 로드 전류를 공급하기 위한 로드 트랜지스터들을 갖는 페이지 버퍼들, 그리고 상기 로드 트랜지스터들의 게이트들에 공통으로 연결되고 2개의 방전 경로들을 갖는 로드 제어 회로를 포함한다. 상기 로드 제어 회로는 읽기 동작 동안 상기 게이트들에 인가될 게이트 전압이 목표 전압보다 높을 때 상기 방전 경로들을 통해 상기 게이트 전압을 방전하고, 상기 게이트 전압이 목표 전압에 도달할 때 상기 방전 경로들 중 하나를 통해 상기 게이트 전압을 방전한다. 이러한 노드 제어 구조에 따르면, 빠른 시간 내에 상기 게이트 전압을 목표 전압으로 설정할 수 있다.</p> |
