| 主权项 |
1.一种半导体元件的制作方法,包括下列步骤: (a)提供一具有第一导电型之半导体基底,其包含有 一内部电路元件区以及一静电放电(electrostatic discharge, ESD)保护元件区; (b)于该半导体基底表面上形成一牺牲层,其中该牺 牲层包含有一第一渠沟,系使该静电放电保护元件 区之一仿制闸极(dummy gate)预定区之半导体基底表 面曝露出来; (c)进行一掺杂制程,以使该第一渠沟内之半导体基 底表面形成一具有第二导电型之第一掺杂层; (d)提供一光阻层将该第一渠沟覆盖住,并将该牺牲 层定义形成一第二渠沟以及一第三渠沟,其中该第 二渠沟系使该内部电路元件区之闸极预定区之半 导体基底表面曝露出来,该第三渠沟系使该静电放 电保护元件区之闸极预定区之半导体基底表面曝 露出来; (e)去除该光阻层后,分别于该牺牲层之第一、第二 与第三渠沟内之半导体基底表面上形成一闸极绝 缘层以及、一导电层,其中该第一渠沟内之导电层 系为一仿制闸极,该第二渠沟内之导电层系为该内 部电路元件区之闸极,该第三渠沟内之导电层系为 该静电放电保护元件区之闸极; (f)去除该牺牲层后,分别于该闸极与该仿制闸极之 周边的半导体基底表面上形成一具有第二导电型 之第二掺杂层;以及 (g)分别于该闸极、该仿制闸极与该第二掺杂层之 顶部表面上形成一金属矽化物(silicide)层。2.如申 请专利范围第1项所述之制作方法,其中该掺杂制 程系为一种离子布植制程。3.如申请专利范围第1 项所述之制作方法,其中该掺杂制程系为一种高温 扩散制程。4.如申请专利范围第1项所述之制作方 法,其中该第一掺杂层形成于该静电放电保护元件 区之一汲极区上。5.如申请专利范围第1项所述之 制作方法,其中该第一导电型系为P型。6.如申请专 利范围第5项所述之制作方法,其中该第二导电型 系为N型。7.如申请专利范围第1项所述之制作方法 ,其中该第一导电型系为N型。8.如申请专利范围第 7项所述之制作方法,其中该第二导电型系为P型。9 .如申请专利范围第1项所述之制作方法,其中该第 二掺杂层系用来作为一源/汲极区。10.如申请专利 范围第1项所述之制作方法,其中于形成该多晶矽 层之后,系先对该导电层进行一化学机械研磨( chemical mechanical polish, CMP)制程,再将该牺牲层去除 。11.如申请专利范围第1项所述之制作方法,其中 该金属矽化物层系包含下列之其中一种金属:Ti、 Co、Pt、Ni、Pd、Cr、Mo、Ta与W。12.一种半导体元件 的制作方法,包括下列步骤: (a)提供一具有第一导电型之半导体基底,其包含有 一内部电路元件区以及一静电放电(electrostatic discharge, ESD)保护元件区; (b)于该半导体基底表面上形成一牺牲层,其中该牺 牲层包含有一第一渠沟、一第二渠沟以及一第三 渠沟,其中该第一渠沟系使该静电放电保护元件区 之一仿制闸极(dummy gate)预定区之半导体基底表面 曝露出来,该第二渠沟系使该内部电路元件区之闸 极预定区之半导体基底表面曝露出来,该第三渠沟 系使该静电放电保护元件区之闸极预定区之半导 体基底表面曝露出来; (c)提供一光阻层将该牺牲层第二、第三渠沟覆盖 住,以使该牺牲层之第一渠沟曝露出来; (d)进行一掺杂制程,以使该第一渠沟内之半导体基 底表面形成一具有第二导电型之第一掺杂层; (e)去除该光阻层后,分别于该牺牲层之第一、第二 与第三渠沟内之半导体基底表面上形成一闸极绝 缘层以及一导电层,其中该第一渠沟内之导电层系 为一仿制闸极,该第二渠沟内之导电层系为该内部 电路元件区之闸极,该第三渠沟内之导电层系为该 静电放电保护元件区之闸极; (f)去除该牺牲层后,分别于该闸极与该仿制闸极之 周边的半导体基底表面上形成一具有第二导电型 之第二掺杂层;以及 (g)分别于该闸极、该仿制闸极与该第二掺杂层之 顶部表面上形成一金属矽化物(silicide)层。13.如申 请专利范围第12项所述之制作方法,其中该掺杂制 程系为一种离子布植制程。14.如申请专利范围第 12项所述之制作方法,其中该掺杂制程系为一种高 温扩散制程。15.如申请专利范围第12项所述之制 作方法,其中该第一掺杂层形成于该静电放电保护 元件区之一汲极区上。16.如申请专利范围第12项 所述之制作方法,其中该第一导电型系为P型。17. 如申请专利范围第16项所述之制作方法,其中该第 二导电型系为N型。18.如申请专利范围第12项所述 之制作方法,其中该第一导电型系为N型。19.如申 请专利范围第18项所述之制作方法,其中该第二导 电型系为P型。20.如申请专利范围第12项所述之制 作方法,其中该第二掺杂层系用来作为一源/汲极 区。21.如申请专利范围第12项所述之制作方法,其 中于形成该多晶矽层之后,系先对该导电层进行一 化学机械研磨(chemical mechanical polish, CMP)制程,再将 该牺牲层去除。22.如申请专利范围第12项所述之 制作方法,其中该金属矽化物层系包含下列之其中 一种金属:Ti、Co、Pt、Ni、Pd、Cr、Mo、Ta与W。图式 简单说明: 第一图A至第一图D以及第一图B'显示习知在ESD保护 元件上制作仿制闸极的方法的示意图。 第二图A至第二图I显示本发明第一实施例在ESD保 护元件上制作仿制闸极的方法的示意图。 第三图A至第三图F显示本发明第二实施倒在ESD保 护元件上制作仿制闸极的方法的示意图。 |
