| 摘要 |
<p>본 발명은 반도체 소자 형성방법에 관한 것이다. 본 발명은 실리콘 기판에 MOS 트랜지스터 동작에 필요한 소오스, 드레인 및 채널 영역만을 남겨주고 모두 산화막으로 고립 시켜 기생 요인에 의한 전류 성분을 제거한다. 즉, 웰을 통하여 발생되는 펀치 스루 전류 경로가 없기 때문에 소자의 펀치 특성이 향상된다. 또한, 본 발명은 매몰형 전하저장전극을 형성하여 셀 영역과 주변 영역간에 단차를 줄여 추가 평탄화 공정이 필요하지 않으므로 공정이 단순화되고, 웰 영역을 상부 전하저장전극 역할을 하므로 소자의 고집적화를 이룰 수 있다.</p> |
