| 摘要 |
当将半导体晶片23结合到膜基板11上时,在结合条件成为指定条件时,使膜基板11之第1连接端子15和半导体晶片23之块形电极24之接合部份下之接着剂,浸出到周围,用来在接着层12形成开口部25。另外,在第l连接端子15与块形电极24接合之部份,以从接着层12之上面浮上之状态,保持半导体晶片 23。因此,可以防止由于热膨胀系数差所引起之在第l连接端子15和块形电极24之接合部份发生之破裂和导通不良。 |
| 主权项 |
1.一种半导体装置,其特征是具备有: 半导体晶片(23),具有多个电极(14); 基板(11),用来装载该半导体晶片(23);和 多个连接端子(15),分别被配置成为该半导体晶片( 23)对应,分别具有一端和另外一端; 各个连接端子(15)之一端被固定在该基板(11),另外 一端接合在该电极而且对该基板(11)成为自由(不 受限制)状态。2.如申请专利范围第1项之半导体装 置,其中在该半导体晶片(23)之各个电极(24)和各个 连接端子(15)之一端之间,存在有用来使两者接着 之接着层(12)。3.如申请专利范围第1项之半导体装 置,其中各个连接端子(15)之另外一端与该基板(11) 分离。4.如申请专利范围第1项之半导体装置,其中 该基板(11)为膜基板。5.如申请专利范围第1项之半 导体装置,其中在与各个连接端子(15)之一端对应 之该基板(11),形成有开口(13)用来使该一端之一部 份露出。6.如申请专利范围第5项之半导体装置,其 中在该开口(13)内充填有焊料,用来与从该开口(13) 露出之该连接端子之该一部份接合。7.如申请专 利范围第6项之半导体装置,其中该焊料形成比该 基板(11)之厚度高。8.如申请专利范围第1项之半导 体装置,其中具有树脂密封层(27)覆盖在该半导体 晶片(23)和该基板(11)之该半导体晶片(23)之周围区 域。9.如申请专利范围第8项之半导体装置,其中在 该半导体晶片(23)和该基板(11)之与该半导体晶片( 23)对应之区域之间,形成有空隙部。10.如申请专利 范围第8项之半导体装置,其中在该半导体晶片(23) 和该基板(11)之与该半导体晶片(23)对应之区域之 间,形成有填充材料(28)。11.如申请专利范围第10项 之半导体装置,其中该填充材料(28)为弹性材料。12 .一种半导体装置,其特征是具备有: 半导体晶片(23),具有多个电极(24); 基板(11),具有与各个电极(24)对应之开口(13); 多个连接端子(15),被配置在该基板(11)上,分别具有 用以覆盖该开口(13)之一端,和用以接合在各个电 极(24)之另外一端;和 除了该开口(13)和各个连接端子(15)之该另外一端 外,在该基板(11)和各个连接端子(15)之间存在有接 着层。13.如申请专利范围第12项之半导体装置,其 中各个连接端子(15)之另外一端与该基板(11)分离 。14.如申请专利范围第12项之半导体装置,其中该 基板(11)为膜基板。15.如申请专利范围第12项之半 导体装置,其中在该开口(13)内充填有焊料,用来与 从该开口(13)露出之该连接端子接合。16.如申请专 利范围第15项之半导体装置,其中该焊料形成比该 基板(11)之厚度高。17.一种半导体层之制造方法, 其特征是所具有之工程有: 准备具有多个电极(24)之半导体晶片(23); 准备用以装载该半导体晶片(23)之基板(11); 在该基板之一面,利用接着层(12)接着在该基板(11) 之大致全体,用来形成具有一端和另外一端之连接 端子(15),和对该半导体晶片(23)之各个电极(24)和各 个连接端子(15)之该另外一端进行加热压着; 利用这种方式用来使各个电极(24)和各个连接端子 (15)之该另外一端形成一体,和使各连接端子(15)之 另外一端之正下方之该接着层(12)在实质上失去接 着之功能,用来使各连接端子(15)之该另外一端成 为自由(不受限制)状态。18.如申请专利范围第17项 之半导体层之制造方法,其中各个连接端子(15)之 该另外一端与该基板(11)分离。19.如申请专利范围 第17项之半导体层之制造方法,其中该基板(11)为膜 基板。20.如申请专利范围第17项之半导体层之制 造方法,其中在该半导体晶片(23)和该基板(11)之间 设有填充材料(28)。图式简单说明: 第一图-第八图分别为各个制造工程之膜基板和半 导体晶片之主要部份扩大剖面图,用来说明本发明 之膜基体晶片之主要部份扩大剖面图,用来说明本 发明之膜基板和半导体晶片之连接方法之一实施 例; 第九图是扩大剖面图,用来表示第七图中之结合部 份之细节; 第十图A和第十图B用来说明获得第九图所示状态 之理由; 第十一图是膜基板和半导体晶片之主要部份扩大 剖面图,用来说明本发明之第2实施例; 第十二图A-第十二图C分别为各个制造工程之膜基 板扩大剖面图,用来说明本发明之第3实施例; 第十三图是本发明之第1实施例,用来表示使膜基 板和半导体晶片连接后之密封构造之扩大剖面; 第十四图是表示第十三图之变化例之扩大剖面图; 第十五图是表示第十三图之另一变化例之扩大剖 面图; 第十六图是表示第十三图之更另一变化例之扩大 剖面图; 第十七图是表示习知之电路基板和半导体晶片之 连接构造之扩大剖面图。 |
