| 主权项 |
1.一种包含冗余电路区域的动态随机存取记忆体之制造方法,包括下列步骤:(a)提供一包含记忆体单元区域及冗余电路区域的半导体基底;(b)同时在上述两区域的半导体基底上形成一第一绝缘层;(c)在该第一绝缘层上形成一第一导电层,用以在该记忆体单元区域当作位元线,并且在该冗余电路区域当作熔丝;(d)同时在上述两区域的第一导电上形成第二绝缘层;(e)同时在上述两区域的第二绝缘层上形成一雷射光束可通过之蚀刻阻挡层;(f)在记忆体单元区域形成电容器的下电极;(g)在该下电极的表面形成一介电质层;(h)同时在上述两区域形成一第二导电层;(i)选择性蚀刻该记忆体单元区域的第二导电层,以当作电容器的上电极,并且蚀刻去除该冗余电路区域的第二导电层;以及(j)形成至少一保护氧化层。2.如申请专利范围第1项所述之制造方法,其中步骤(b)该第一绝缘层系由CVD所形成的二氧化矽层。3.如申请专利范围第1项所述之制造方法,其中步骤(c)该第一导电线层系由CVD所形成的复晶矽层。4.如申请专利范围第1项所述之制造方法,其中步骤(c)该第一导电层系由CVD所形成的复晶矽层及复晶矽化金属层之复合层。5.如申请专利范围第1项所述之制造方法,其中步骤(c)该位元线及该熔丝系选择性蚀该第一导电层所形成。6.如申请专利范围第1项所述之制造方法,其中步骤(d)该第二绝缘层系高密度电浆氧化层。7.如申请专利范围第1项所述之制造方法,其中步骤(e)该蚀刻阻挡层系由CVD所形成的氮化矽层。8.如申请专利范围第7项所述之制造方法,其中该氮化矽层的厚度介于1000-1500之间。9.如申请专利范围第1项所述之制造方法,其中步骤(f)该下电极系由CVD所形成的复晶矽材料所构成。10.如申请专利范围第1项所述之制造方法,其中步骤(g)介电质层系由CVD所形成的二氧化矽层/氮化矽层/二氧化矽层(ONO)所构成。11.如申请专利范围第1项所述之制造方法,其中步骤(h)该第二导电层系由CVD所形成的复晶矽层。12.如申请专利范围第1项所述之制造方法,其步骤(i)以及步骤(j)之间更包括形成导线的步骤。13.一种包含冗余电路区域的动态随机存取记忆体之制造方法,包括下列步骤:(a)提供一包含记忆体单元区域及冗余电路区域的半导体基底;(b)同时在上述两区域的半导体基底上形成一第一绝缘层;(c)在该第一绝缘层上形成一复晶矽/复晶矽化金属层;(d)选择性蚀刻该复晶矽/复晶矽化金属层用以在该记忆体单元区域当作位元线,并且在该冗余电路区域当作熔丝;(e)同时在上述两区域的复晶矽/复晶矽化金属层上形成第二绝缘层;(f)同时在上述两区域的第二绝缘层上形成一雷射光束可通过之蚀刻阻挡层;(g)在记忆体单元区域形成电容器的冠状下电极;(h)在该下电极的表面形成一介电质层;(i)同时在上述两区域形成一复晶矽层;(j)选择性蚀刻该记忆体单元区域的复晶矽层,以当作电容器的上电极,并且蚀刻去除该冗余电路区域的复晶矽层;以及(k)形成至少一保护氧化层。14.如申请专利范围第13项所述之制造方法,其中该雷射光束可通过之蚀刻阻挡层系由CVD所形成的氮化矽层。图式简单说明:第一图A至第一图H为习知包含冗余电路区域的动态随机存取记忆体之制程剖面图;以及第二图A至第二图H为本发明较佳实施例的制程剖面图。 |
