| 主权项 |
1.一种BiCMOS元件,形成于一半导体基底上,该半导体基底定义有一Bipolar元件区、一NMOS元件区、一PMOS元件区,包括:一磊晶层,形成于该半导体基底的整个表面,该Bipolar元件区之该磊晶层用以形成一Bipolar元件;一P井,形成于该NMOS元件区之该磊晶层,用以形成一NMOS元件;以及一N井,形成于该PMOS元件区之该磊晶层,用以形成一PMOS元件。2.如申请专利范围第1项所述的BiCMOS元件,更包括一吸收层,形成于该Bipolar元件区之该磊晶层底部。3.如申请专利范围第1项所述的BiCMOS元件,更包括一P型埋入层,形成于该NMOS元件区之该P井底部。4.如申请专利范围第1项所述的BiCMOS元件,更包括一N型埋入层,形成于该PMOS元件区之该N井底部。5.如申请专利范围第1项所述的BiCMOS元件,其中该NMOS元件包括一定义于该P井表面之闸极及掺植于该闸极两侧之源极/汲极区。6.如申请专利范围第1项所述之BiCMOS元件,其中该PMOS元件包括一定义于该N井表面之闸极及掺植于该闸极两侧之源极/汲极区。7.如申请专利范围第1项所述之BiCMOS元件,其中该Bipolar元件之集极为该Bipolar元件区之该磊晶层、基极为一形成于该磊晶层表面且极性与该磊晶层相反之第一井区、射极为一形成于该第一井区表面且极性与该第一井区相反之第二井区。8.如申请专利范围第7项所述之BiCMOS元件,其中该磊晶层及该第二井区为N型,该第一井区为P型。9.如申请专利范围第7项所述之BiCMOS元件,其中该磊晶层及该第二井区为P型,该第一井区为N型。10.一种BiCMOS元件之制造之方法,形成于一半导体基底上,该半导体基底定义有一Bipolar元件区、一NMOS元件区、一PMOS元件区,包括:形成一磊晶层于该半导体基底的整个表面,该Bipolar元件区之该磊晶层用以形成一Bipolar元件;形成一P井于该NMOS元件区之该磊晶层,用以形成一NMOS元件;以及形成一N井于PMOS元件区之该磊晶层,用以形成一PMOS元件。11.如申请专利范围第10项所述BiCMOS元件之制造方法,在形成该磊晶层于该半导体基底的整个表面之前,更包括下列步骤:形成一P型埋入层于该NMOS元件区之该P井底部;形成一N型埋入层于该PMOS元件区之该N井底部;以及形成一吸收层于Bipolar元件区之该磊晶层底部。12.如申请专利范围第10项所述BiCMOS元件之制造方法,其中该NMOS元件之形成步骤包括:定义一闸极于该P井,以及掺植源极/汲极区于该闸极两侧。13.如申请专利范围第10项所述BiCMOS元件之制造方法,其中该PMOS元件之形成步骤包括:定义一闸极于该N井,以及掺植源极/汲极区于该闸极两侧。14.如申请专利范围第10项所述BiCMOS元件之制造方法,其中该Bipolar元件之形成步骤包括:形成一极性与该磊晶层相反之第一井区于该Bipolar元件区之该磊晶层表面;以及形成一极性与该第一井区相反之第二井区于该第一井区表面。15.如申请专利范围第14项所述BiCMOS元件之制造方法,其中该磊晶层及该第二井区是N型,该第一井区是P型。16.如申请专利范围第14项所述BiCMOS元件之制造方法,其中该磊晶层及该第二井区是P型,该第一井区是N型。图式简单说明:第一图是传统使用P型磊晶层及N井(P-EPI+N-well)之BiCMOS元件的剖面示意图;第二图是传统使用N型磊晶层及P井(N-EPI+P-well)之BiCMOS元件的剖面示意图;第三图是传统使用双井(Twin-well)之BiCMOS元件的剖面示意图;第四图A-第四图E是本发明使用磊晶层及双井区(N-EPI+Twin-well)之BiCMOS元件之制造流程图;以及第五图A-第五图E是本发明使用磊晶层及双井区(P-EPI+Twin-well)之BiCMOS元件之制造流程图。 |
