| 主权项 |
1.一种在重置期间用以保持在动态随机存取记忆体(DRAM)中资料之电路,该电路包含:一重置控制器具有:一重置输入端,耦合以接收一外部重置讯号,一第一输出端,以提供一内部重置讯号回应外部重置讯号之接收,及一第二输出端,以提供一延迟重置讯号回应外部重置讯号之接收,但延迟于内部重置讯号;一中央处理器单元(CPU)具有:一输入端,耦合至重置控制器之第一输出端;一DRAM控制器具有:一第一输入端,耦合至重置控制器之第二输出端,一第二输入端,耦合至CPU之输出端,及一输出端,可耦合至DRAM以提供一周期性更新讯号至DRAM以防止储存在其中之资料遗失;其中延迟重置讯号系只当外部重置讯号已结束时产生,使CPU当内部重置讯号从重置控制器接收时重置,但DRAM控制器继续产生更新讯号以更新DRAM,直到接收延迟重置号为止,于是重置DRAM控制器,且然后可藉CPU再建构以对其致能以开始再次产生更斯讯号。2.如申请专利范围第1项之电路,其中重置控制器包含一重置讯号产生装置,用以产生内部重置讯号回应接收之外部重置讯号开端,且产生延属重置讯号回应接收之外部重置讯号结束。3.如申请专利范围第1项之电路,其中重置控制器包含一控制输出端,耦合至DRAM之控制输入端,使当接收外部重置讯号时增加更新讯号频率。4.如申请专利范围第1项之电路,其中DRAM控制器包含一更新讯号产生装置,用以产生周期性更新讯号在必要更新DRAM之第一频率,使储存在其中之资料不遗失。5.如申请专利范围第4项之电路,其中更新讯号产生装置产生周期性更新讯号于第二频率,其系高于第一频率,且当一控制讯号系从重置控制器接收时指示接收一外部重置讯号。6.如申请专利范围第1项之电路,更包含一埠口控制器,为了选择埠口系致能与否,耦合在DRAM控制器与用以耦合至DRAM埠口之间,其中埠口控制器具有一输入端,耦合至重置控制器之延迟输出端,且埠口控制器致能埠口,且重置回应延迟重置讯号接收。7.一种可携式电子装置,包含动态随机存取记忆体(DRAM)用以储存资料与如任何先前申请专利范围之电路,其中DRAM控制器输出端系耦合至DRAM。8.一种在其重置期间保持储存在一可携式电子装置之动态随存取记忆体(DRAM)中资料之方法,方法包含以上步骤:藉一DRAM控制器产生更新讯号以保持储存在DRAM中资料;产生一内部重置讯号回应一外部重置讯号之接收;产生一延迟重置讯号回应外部重置讯号之接收,但延迟于内部重置讯号;重置至少一个可携式电子装置之中央处理器单元(CPU)回应藉内部重置讯号CPU之接收;重置至少可携式电子装置之DRAM控制器回应藉延迟重置讯号DRAM控制器之接收;使当CPU重置时DRAM控制器继续产生更新讯号至DRAM。9.如申请专利范围第8项保持储存在DRAM中资料之方法,更包含以下步骤:当接收外部重置讯号时增加藉DRAM控制器产生之更新讯号频率。10.如申请专利范围第8项保持储存在DRAM中资料之方法,其中内部重置讯号系产生回应接收之外部重置讯号开端,且延迟重置讯号系产生回应接收之外部重置讯号结束。11.如申请专利范围第8项保持储存在DRAM中资料之方法,其中外部重置讯号系藉装置之使用者产生。12.如申请专利范围第8项保持储存在DRAM中资料之方法,其中外部重置讯号系藉在装置内之其他电路产生。图式简单说明:第一图揭示合并在具一动态随机存取记忆体(DRAM)之可携式电子装置中之电路用以在重置期间保持资料在DRAM中之方块图;第二图揭示在第一图电路中在各点讯号之定时图;及第三图揭示使用在第一图电路操作中方法之流程图。 |
