| 主权项 |
1.一种数位相机装置,包含:一感应器以产生对应于一影像之影像资料;一处理器以其来处理该影像资料,该处理器包括数个处理器元件(PE)被一PE间网路连接,该等PE被平行操作以处理所获得之影像;以及一记忆体以保存被处理后之所获得的影像。2.如申请专利范围第1项所述之数位相机装置,其中:该处理器为用于处理影像像素资料之N像素扫描线,该处理器包括M个PE,其中M<N;该处理器包括一像素资料缓冲器,该等N个像素经由其被提供至该等PE;该等M个PE至少部分地平行操作以处理由该像素资料缓冲器来之扫描线的该等N个像素,且至少某些M个PE在该扫描线之一个以上的像素上操作;而在处理该N像素扫描线时需要比N少之处理元件。3.如申请专利范围第2项所述之数位相机装置,其中该处理器进一步包含:一局部控制器,其输出被解码之指令;以及一局部指令播放网路,该等被解码之指令经由其被播放至该等PE,以被在该等像素上平行操作之PE执行。4.如申请专利范围第3项所述之数位相机装置,且其中:该处理器之每一PE包括一指令高速缓冲器,且该等指令高速缓冲器被耦合至该局部指令播放网路以接收该等被解码之指令。5.如申请专利范围第3项所述之数位相机装置,其中:该像素资料缓冲器包括N级,且至少某些特定的PE被耦合于一个以上之该等N级以被组配来接收该扫描线之一个以上的像素,使得该等特定的PE在该扫描线之一个以上的像素上操作。6.如申请专利范围第2项所述之数位相机装置,其中该处理器进一步包含:一局部缓冲器被配以至少某些PE且被耦合于该像素资料缓冲器,一特定PE所用之局部缓冲器用于暂时地保存被该PE操作之该扫描线的一个以上之像素。7.如申请专利范围第2项所述之数位相机装置,其中:该像素资料移位器包括M个级;该处理器进一步包括一扫描线排序电路预先被附加于该像素资料移位器,其将输入像素资料重新排序,使得该输入像素资料以非该等像素被定位于该扫描线内之顺序被呈现至该像素资料移位器;以及该像素资料移位器之每一该等M个级被组配以在该被重新排序像素资料经由该像素资料移位器被移位时提供一像素至该等PE之一。8.如申请专利范围第7项所述之数位相机装置,其中:该扫描线排序电路为一第一扫描线排序电路,且该处理器进一步包含一第二扫描线排序电路附加于将处理后像素资料重新排序之像素资料移位器。9.如申请专利范围第8项所述之数位相机装置,其中:该第二扫描线排序电路将该被处理后之像素资料重新排序以对应于在该扫描线中该输入像素资料之原始顺序。10.一种用于处理影像素资料之一个N像素扫描线的数位影像处理器,该处理器包含:数个(M个)处理元件(PE),其中M<N;一像素资料缓冲器,该等像素经由其被提供至该等PE,其中:至少某些M个PE在该扫描线之一个以上的像素上操作;而在处理该N像素扫描线时需要比N少之处理元件。11.如申请专利范围第10项所述之数位影像处理器,且进一步包含:一局部控制器,其输出被解码之指令;以及一局部指令播放网路,该等被解码之指令经由其被播放至该等PE,以被在该等像素上平行操作之PE执行。12.如申请专利范围第11项所述之数位影像处理器,其中:该处理器之每一PE包括一指令高速缓冲器,且该等指令高速缓冲器被耦合至该局部指令播放网路以接收该等被解码之指令。13.如申请专利范围第10项所述之数位影像处理器,其中:该像素资料缓冲器包括N级,且至少某些特定的PE被耦合于一个以上之该等N级以被组配来接收该扫描线之一个以上的像素,使得该等特定的PE在该扫描线之一个以上的像素上操作。14.如申请专利范围第13项所述之数位影像处理器,且进一步包含:一局部缓冲器被配以至少某些PE且被耦合于该像素资料缓冲器,一特定PE所用之局部缓冲器用于暂时地保存被该PE操作之该扫描线的一个以上之像素。15.如申请专利范围第10项所述之数位影像处理器,其中:该像素资料移位器包括M个级;该处理器进一步包括一扫描线排序电路预先被附加于该像素资料移位器,其将输入像素资料重新排序,使得该输入像素资料以非该等像素被定位于该扫描线内之顺序被呈现至该像素资料移位器;以及该像素资料移位器之每一该等M个级被组配以在该被重新排序像素资料经由该像素资料移位器被移位时提供一像素至该等PE之一。16.如申请专利范围第14项所述之数位影像处理器,其中:该扫描线排序电路为一第一扫描线排序电路,且该处理器进一步包含一第二扫描线排序电路附加于将处理后像素资料重新排序之像素资料移位器。17.如申请专利范围第16项所述之数位影像处理器,其中:该第二扫描线排序电路将该被处理后之像素资料重新排序以对应于在该扫描线中该输入像素资料之原始顺序。图式简单说明:第一图为一方块图说明用于数位相机之惯用单晶片处理器。第二图为一方块图说明用于影像资料之惯用数位影像处理装置。第三图为一方块图说明适用于广泛种类之影像计算的惯用扫描线阵列处理器(SLAP)之拓朴。第四图为说明在如第三图之SLAP的惯用扫描线阵列处理器中配置至PE之影像资料图。第五图说明一扫描线阵列处理器之三级影像资料管线流通的惯用作业。第六图为依照本发明一实施例之数位成像的功能方块图,其纳有一规划平行电脑以应用于数位相机。第七图为具有比扫描线像素少之PE的单一指令高速缓冲SIMD PE模组的单一数位成像晶片之功能方块图。第八图为具有复式指令高速缓冲SIMD PE模组之单一数位成像晶片,至少某些模组具有比扫描线像素数目少之PE被指派至此模组。第九图为纳有指令高速缓冲SIMD晶片之复式实例,例如将用于高科技数位视频相机之数位成像的功能方块图。第十图揭示容纳比每条扫描线之像素少的PE之扫描线阵列处理器影像资料管线流通的强化之实施例。第十一图揭示容纳比每条扫描线之像素少的PE之扫描线阵列处理器影像资料管线流通的强化之第二实施例。 |
