| 主权项 |
1.一种半导体装置,其特征在于具有: 第1绝缘膜,其系形成于半导体基板上,其具有沟其 沟之底面系不到达该半导体基板者;及 电容元件,其包含:下部电极,其系埋入形成于前述 沟内由第1金属层所成者;电容绝缘膜,其系形成于 前述下部电极上由第2绝缘膜所成者,及上部电极, 其系位于前述下部电极上,且形成于电容绝缘膜上 由第2金属层所成者。2.如申请专利范围第1项之半 导体装置,其中该第2金属层亦构成金属配线。3.一 种半导体装置,其特征在于具有: 元件,其系形成于半导体基板上; 第1绝缘膜,其系形成于包含该元件之半导体基板 上,其具有其底面到达前述元件之至少1个开口及 不到达前述元件至少1个沟; 导通插头,其系埋入形成于前述开口内由第1金属 层所成者; 下部电极或配线层,其系埋入形成于前述沟内由第 1金属层所成者; 电容绝缘膜,其系形成于前述下部电极上由第2绝 缘膜所成者; 上部电极,其系位于前述下部电极上,且形成于电 容绝缘膜上由第2金属层所成者;及 金属配线,其系形成于前述导通插头上由第2金属 层所成者。4.一种半导体装置之制造方法,其特征 在于包含以下步骤: 于半导体基板上,堆积第1绝缘膜之步骤; 于该第1绝缘膜上,形成其底面不到达前述半导体 基板之沟之步骤; 于包含该沟之第1绝缘膜上;堆积第1金属层之步骤; 将该第1金属层进行选择性蚀刻,仅于前述沟内部 形成下部电极之步骤; 于包含前述下部电极之第1绝缘膜上,堆积第2绝缘 膜之步骤; 将该第2绝缘膜予以图案化,于前述下部电极上形 成电容绝缘膜之步骤; 于该电容绝缘膜上,堆积第2金属层之步骤;及 将前述第2金属层进行选择性蚀刻,在前述下部电 极上,且于电容绝缘膜上,形成上部电极之步骤。5. 一种半导体装置之制造方法,其特征在于包含下列 步骤: 于半导体基板上,形成元件之步骤; 于该元件上,堆积第1绝缘膜之步骤; 于第1绝缘膜上,形成其底面到达前述元件之至少1 个开口之步骤; 于第1绝缘膜上,形成其底面不到达前述元件之至 少1个沟之步骤; 于包含前述开口及前述沟之第1绝缘膜上,堆积第1 金属层之步骤; 将该第1金属层进行选择性蚀刻,于前述开口内形 成导通插头,于前述沟内形成下部电极或配线层之 步骤; 于包含前述导通插头、下部电极及配线层之第1绝 缘膜上,堆积第2绝缘膜之步骤; 将前述第2绝缘膜予以图案化,于前述下部电极上, 形成电容绝缘膜之步骤; 于该电容绝缘膜上,堆积第2金属层之步骤;及 将前述第2金属层进行选择性蚀刻,在前述下部电 极上,且于电容绝缘膜上形成上部电极,于前述导 通层上形成金属配线之步骤。6.如申请专利范围 第4或5项之半导体装置之制造方法,其中将第1金属 层之厚度堆积成比第1绝缘膜上所形成之沟之深度 更厚。7.如申请专利范围第5项之半导体装置之制 造方法,其中将第1金属层之厚度堆积成比第1绝缘 膜上所形成之沟之深度更厚,且亦比开口宽幅之1/2 更厚。图式简单说明: 第一图:用以说明本发明之半导体装置之制造方法 之概略步骤剖面图。 第二图:用以说明本发明之半导体装置之其他制造 方法之概略步骤剖面图。 第三图:用以说明习知之包含MIM电容元件之半导体 装置之制造方法之概略步骤剖面图。 第四图:用以说明习知之包含MIM电容元件之半导体 装置之其他制造方法之概略步骤剖面图。 |
