主权项 |
1.一种半导体装置之制造方法,其特征为:于形成于 半导体基板之层间绝缘膜之预定位置上 ,形成侧壁接触孔时,将具有和形成于接触孔之侧 壁氧化膜具不同蚀刻选择比之绝缘膜层, 先形成于该层间绝缘膜层之最上层,于形成侧壁接 触孔时,回蚀该绝缘膜层,而以其做为该 最上层之阻绝壁。2.如申请专利范围第1项之半导 体记忆装置之制造方法,其中,先设定该绝缘膜层 之选择蚀 刻比,使该绝缘膜层之蚀刻速率,较形成该氧化膜 之蚀刻速率为慢。3.如申请专利范围第1或2项之半 导体记忆装置之制造方法,其中,于回蚀后,选择性 地蚀刻 除去该绝缘膜层。4.一种半导体装置之制造方法, 其具备: 于半导体基板上,至少形成2层以上之层间绝缘膜 之步骤; 于该层间绝缘膜之最上层,形成绝缘膜层之步骤, 该绝缘膜层与于层间绝缘膜形成侧壁之氧 化膜,具有不同之蚀刻选择比; 于预定位置,形成接触孔之步骤; 形成氧化膜之步骤,其后该氧化膜之一部分成为形 成于该接触孔内壁之侧壁; 于形成侧壁接触孔时,回蚀该氧化膜及绝缘膜层之 步骤。5.如申请专利范围第4项之半导体记忆装置 之制造方法,其中,更包含:于最后,选择性地 蚀刻该绝缘膜层,而将其自该层间绝缘膜之最上层 去除之步骤。6.一种半导体装置,其系为一种于形 成在半导体基板之层间绝缘膜之预定位置上,形成 侧壁 接触孔之半导体装置,其于形成侧壁接触孔时,形 成可于该层间绝缘膜之最上层被回蚀之绝 缘膜层,做为该最上层之阻绝壁,使得于形成该侧 壁接触孔时,形成于接触孔内壁之侧壁外 端对层间绝缘膜之最上层具有重叠裕度。图式简 单说明: 第一图:说明本发明之实施型态之剖面图。 第二图:表示同上之步骤顺序之剖面图。 第三图:表示同上之步骤顺序之剖面图。 第四图:表示同上之步骤顺序之剖面图。 第五图:表示同上之步骤顺序之剖面图。 第六图:表示同上之步骤顺序之剖面图。 第七图:表示习知例之步骤顺序之剖面图。 第八图:表示同上之步骤顺序之剖面图。 第九图:表示同上之步骤顺序之剖面图。 第十图:表示同上之步骤顺序之剖面图。 第十一图:表示同上之步骤顺序之剖面图。 |