发明名称 | 带有位线、字线和板线的集成存储器及其工作方法 | ||
摘要 | 一种带有存储单元(MC)的集成存储器,该存储单元(MC)排列在位线(BLi)、字线(WLk)及板线(PLi)的交叉点上。在第一种工作方式下,板线(PLi)在写访问期间保持一个恒定的板电位(VPL)。在第二种工作方式下,在至少一根板线(PLi)接到一个与板电位(VPL)不同的确定电位(VF)期间,位线(WLi)保持为板电位(VPL)。 | ||
申请公布号 | CN1271942A | 申请公布日期 | 2000.11.01 |
申请号 | CN00107082.7 | 申请日期 | 2000.04.28 |
申请人 | 因芬尼昂技术股份公司 | 发明人 | H·赫尼格施米德;G·布劳恩 |
分类号 | G11C7/00;G11C7/12 | 主分类号 | G11C7/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;张志醒 |
主权项 | 1.一种集成存储器,-它带有存储单元(MC),该存储单元(MC)均至少带有一个选择晶体管(T)和一个存储电容器(C),-它带有位线(BLi)、字线(WLk)及板线(PLi),在这些线的交叉点上排列有存储单元(MC),-其中,在每个存储单元(MC)中,存储电容器(C)的一个电极通过选择晶体管(T)与一根位线(BLi)相连,另一个电极则接在板线(PLi)上,晶体管(T)的控制端接在一根字线(WLk)上,-它具有第一种工作方式,-在该方式下,板线(PLi)带有一个恒定的板电位(VPL),-在该方式下,如果不对一个存储单元(MC)进行访问,位线(BLi)同样也为板电位(VPL),-且在该方式下,在访问一个存储单元(MC)时,与该存储单元(MC)相连的位线(BLi)若接到一个比板电位(VPL)低的第一电位(GND),则写入第一种逻辑状态,若接到一个比板电位高的第二电位(VDD),则写入第二种逻辑状态,-它还具有第二种工作方式,-在该方式下,位线(BLi)为板电位(VPL),-且在该方式下进行写访问时,至少有一根板线(PLi)接到一个与板电位(VPL)不相同的确定电位(VF)。 | ||
地址 | 联邦德国慕尼黑 |