| 摘要 |
<P>Cet étage comprend, en série entre des premier et second pôles, la charge (L), un transistor de commutation (Q1) et une résistance (R1) connectée à son émetteur, le transistor (Q1) étant commuté au moyen de signaux st passant par un transistor d'attaque (Q4) dont l'émetteur est connecté au second pôle et le collecteur au premier pôle et à la base du transistor (Q1) à travers des résistances (R6) et (R5), avec un transistor de court-circuit (Q2) dont l'émetteur est connecté au second pôle, le collecteur à la base du transistor (Q1) et la base à son émetteur et son collecteur à travers des résistances (R2) et (R3). Un transistor parallèle (Q3) est commandé d'une manière synchrone avec le transistor (Q1) par le transistor (Q4), à travers une résistance (R4), sa voie de commutation étant située entre la base du transistor (Q2) et la résistance (R3).</P>
|
