| 主权项 |
1.一种不挥发性半导体记忆装置,其特征:具备有, 具有电气独立的浮动闸极及至少一部分重叠在该 浮动闸极上的控制闸极,且按照储存于浮动闸极内 的电荷量以使导通电阻値变化的记忆胞电晶体;与 上述记忆胞电晶体之控制闸极连接的字线;与上述 记忆胞电晶体之源极侧连接的源极线;与上述记忆 胞电晶体之汲极侧连接的位元线;提供预定的电位 给上述字线以使上述记忆胞电晶体活性化的第一 控制装置;以及在上述记忆胞电晶体被活性化时从 上述源极线通过上述记忆胞电晶体供给一定的电 流给上述位元线的第二控制装置,其中上述第一控 制装置,系随着对于上述记忆胞电晶体之写入动作 之进行而阶段性减低供给至上述字线的电位。2. 如申请专利范围第1项之不挥发性半导体记忆装置 ,更具备有从上述位元线透过上述记忆胞电晶体供 给电流至上述源极线的第三控制装置,交互反覆来 自上述第二控制装置之电流供给和来自上述第三 控制装置之电流供给,以在第三控制装置之电流供 给中所生成的上述位元线之电位达到所希望之电 位的时点上停止第二及第三之控制装置之电流供 给。3.一种不挥发性半导记忆装置,其特征在:具备 有,具有电气独立的浮动闸极及至少一部分重叠在 该浮动闸极上的控制闸极,且按照储存于浮动闸极 内的电荷量以使导通电阻値变化的复数个记忆胞 电晶体;各自与上述复数个记忆胞电晶体之控制闸 极连接的复数条字线;与上述复数个记忆胞电晶体 之源极侧共同连接的源极线;与上述复数个记忆胞 电晶体之汲极侧共同连接的位元线;按照列选择资 讯,对上述复数条字线,选择性提供预定的电位以 使上述记忆胞电晶体活性化的第一控制装置;以及 在上述复数个记忆胞电晶体中之一个被活性化时 通过从上述源极线被活性化的上述记忆胞电晶体 供给一定的电流给上述位元线的第二控制装置,其 中上述第一控制装置,系随着对于上述记忆胞电晶 体之写入动作之进行而阶段性减低供给至上述复 数条字线的电位。4.如申请专利范围第3项之不挥 发性半导体记忆装置,更具备有透过从上述位元线 被活性化之上述记忆胞电晶体供给电流至上述源 极线的第三控制装置,交互反覆来自上述第二控制 装置之电流供给和来自上述第三控制装置之电流 供给,以在第三控制装置之电流供给中所生成的上 述位元线之电位达到所希望之电位的时点上停止 第二及第三之控制装置之电流供给。5.一种不挥 发性半导体记忆装置,其特征在:具备有,具有电气 独立的浮动闸极及至少一部分重叠在该浮动闸极 上的控制闸极,且按照储存于浮动闸极内的电荷量 以使导通电阻値变化的记忆胞电晶体;与上述记忆 胞电晶体之控制闸极连接的字线;与上述记忆胞电 晶体之源极侧连接的源极线;与上述记忆胞电晶体 之汲极侧连接的位元线;响应一定周期将预定的电 位周期性地提供给上述字线以使上述记忆胞电晶 体活性化的第一控制装置;以及在上述记忆胞电晶 体被活性化时从上述源极线通过上述记忆胞电晶 体供给一定的电流给上述位元线的第二控制装置, 其中上述第一控制装置,系包含用以计数上述时钟 的计数器、及用以产生按照该计数器之计数値而 变化之电位的解码器,且在每次增加上述计数器之 计数値阶段性减低供给至上述字线的电位。6.如 申请专利范围第5项之不挥发性半导体记忆装置, 更具备有从上述位元线透过上述记忆胞电晶体供 给电流至上述源极线的第三控制装置,交互反覆来 自上述第二控制装置之电流供给和来自上述第三 控制装置之电流供给,以在第三控制装置之电流供 给中所生成的上述位元线之电位达到所希望之电 位的时点上停止第二及第三之控制装置之电流供 给。7.一种不挥发性半导体记忆装置,其特征在:具 备有,具有电气独立的浮动闸极及至少一部分重叠 在该浮动闸极上的控制闸极,且按照储存于浮动闸 极内的电荷量以使导通电阻値变化的记忆胞电晶 体;与上述记忆胞电晶体之控制闸极连接的字线; 与上述记忆胞电晶体之源极侧连接的源极线;与上 述记忆胞电晶体之汲极侧连接的位元线;提供预定 的电位给上述字线以使上述记忆胞电晶体活性化 的第一控制装置;在上述记忆胞电晶体;被活性化 时从上述源极线通过上述记忆胞电晶体供给一定 的电流给上述位元线的第二控制装置;以及从上述 位元线透过上述记忆胞电晶体将电流供给至上述 源极线的第三控制装置,其中交互反覆来自上述第 二控制装置之电流供给和来自上述第三控制装置 之电流供给,以响应在上述第三控制装置之电流供 给中所生成的上述位元线之电位而从上述第一控 制装置中阶段性变更供给至上述字线的电位。8. 如申请专利范围第7项之不挥发性半导体记忆装置 ,系交互反覆来自上述第二控制装置之电流供给和 来自上述第三控制装置之电流供给,以在第三控制 装置之电流供给中所生成的上述位元线之电位达 到所希望之电位的时点停止第二及第三之控制装 置之电流供给。图式简单说明: 第一图显示习知之不挥发性半导体记忆装置之记 忆胞构造的平面图。 第二图为第一图之X-X线的截面图。 第三图显示习知之不挥发性半导体记忆装置之构 成的电路图。 第四图为写入时钟和读出时钟的波形图。 第五图显示感测放大器之构成的电路图。 第六图为说明习知之不挥发性半导体记忆装置之 写入状态的图。 第七图显示本发明之不挥发性半导体记忆装置之 第一实施形态的电路图。 第八图为说明第一实施形态之动作的定时图。 第九图显示记忆胞电晶体之写入特性之实测値的 图。 第十图为说明本发明之不挥发性半导体记忆装置 之写入状态的图。 第十一图显示本发明之不挥发性半导体记忆装置 之第二实施形态的电路图。 第十二图显示本发明之不挥发性半导体记忆装置 之第三实施形态的电路图。 第十三图为说明第三实施形态之动作的定时图。 第十四图显示第三实施形态之要部构成的电路图 。 第十五图显示本发明之不挥发性半导体记忆装置 之第四实施形态的电路图。 第十六图为说明第四实施形态之动作的定时图。 |
