发明名称 |
Verzögerungsleitung zur Speicherung von p signifikanten Bits aus einem Datenstrom von n Bits und Anordnung bei einem System zur Feststellung des aktiven Teils eines Videobildes |
摘要 |
Eine Verzögerungsleitung (LAR) zur Speicherung von p signifikanten Bits aus einem Datenstrom von n Bits (wobei p < n), wobei die n - p nicht signifikanten Bits aufeinanderfolgen, umfaßt p D-Flip-Flops (100-102), die so zusammengekettet sind, daß der Ausgang von einem mit dem Eingang des nächsten verknüpft ist, und die in Untergruppen zusammengruppiert sind, die so angepaßt sind, daß sie auf sich selbst als Schleife in geschlossenen Kreisen zurückgeführt werden, so daß die p signifikanten Bits sich erneut in einer Anfangsposition nach n - p Verschiebungen befinden. DOLLAR A Anwendung auf ein System zur Feststellung der ersten und der letzten aktiven Zeile eines in einem Videosignal übertragenen Videobildes.
|
申请公布号 |
DE19941844(A1) |
申请公布日期 |
2000.04.13 |
申请号 |
DE19991041844 |
申请日期 |
1999.09.02 |
申请人 |
THOMSON MULTIMEDIA, BOULOGNE |
发明人 |
CHARLOT, DIDIER;PHILIPPE, ANTHONY |
分类号 |
G11C19/28;(IPC1-7):H03K5/14;H04N7/035 |
主分类号 |
G11C19/28 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|