| 摘要 |
본 발명은 수신기에 관한 것으로, 수신 제어부(31)가 VCO 1에서 VCO 1각각을 동작시킨 다음 프로그램가능한 분주기(21)내의 기준 분할비(N)를 설정하고, 상기 VCO 1에서 VCO 1각각의 동작으로, 상기 수신 제어부(31)는 PLL 회로(2)가 이 시간동안 입력된 신호(L)에 기초하여 로크인지 아닌지를 결정하고, 이 결정된 결과에 기초하여, 수신 제어부(31)는 제1 테이블(TA)에 패턴 데이터를 생성하고, 제2 테이블(TA)은 메모리(32)에 앞서 저장되어 있고, 상기 제2 테이블(TA)로의 기록은 각 패턴을 위한 최적의 VCO 1 이고, 상기 수신 제어부(31)는 이 제2 테이블(TA)을 참고하여 상기 생성된 패턴 데이터에 해당하는 최적의 VCO 1 을 결정하며, 이를 통해 수신기가 고속으로 최적의 VCO 를 선택할 수 있을 것을 특징으로 한다. |
