| 主权项 |
1.一种半导体制程中接触窗的制造方法,用以在一基底上所形成之第一元件和第二元件之间形成接触窗,其包括下列步骤:于上述第一元件和上述基底间之第一绝缘层中,形成一凹槽,上述凹槽位于上述接触窗预定位置之下方:利用上述第一元件填补上述凹槽所构成之凹陷区域,使得上述第一元件于上述接触窗预定位置处具有较厚之厚度;形成一第二绝缘层于上述第一元件之上;以及蚀刻上述第二绝缘层以及上述第一元件,用以形成上述接触窗,藉以增加后续形成之第二元件与上述第一元件间的接触面积。2.如申请专利范围第1项所述之制造方法,其中,上述第一元件系为电容器,上述第二元件系为内连线层。3.如申请专利范围第1项所述之制造方法,其中,上述第一元件系为一位元线,上述第二元件系为内连线层。4.如申请专利范围第1项所述之制造方法,其中,上述第一元件和上述第二元件分别为多层内连线层间相连之内连线层。5.如申请专利范围第1项所述之制造方法,其中尚包含一步骤,用以形成一蚀刻终止层于上述第一绝缘层和上述基底之间,藉以防止在形成上述凹槽之步骤中,过蚀刻至上述蚀刻终止层的下方。6.如申请专利范围第5项所述之制造方法,其中,上述第一元件系为电容器,上述第二元件系为内连线层,上述蚀刻终止层系为一位元线。7.如申请专利范围第5项所述之制造方法,其中,上述第一元件系为一位元线,上述第二元件系为内连线层,上述蚀刻终止层系为电容器之一电极。8.一种半导体结构,用以连接一基板上之第一元件和第二元件,其包括:一第一绝缘层,其置于上述基板和上述第一元件之间,上述第一绝缘层于上述第一元件和上述第二元件间之接触窗预定位置之下方具有一凹槽,藉以使得上述第一元件在上述凹槽的上方处具有较厚之厚度;以及一第二绝缘层,其置于上述第一元件和第二元件之间,上述第二绝缘层和其下方之上述第一元件中具有一接触窗,用以连接上述第一元件和上述第二元件。9.如申请专利范围第8项所述之半导体结构,其中,上述第一元件系为电容器,上述第二元件系为内连线层。10.如申请专利范围第8项所述之半导体结构,其中,上述第一元件系为一位元线,上述第二元件系为内连线层。11.如申请专利范围第8项所述之半导体结构,其中,上述第一元件和上述第二元件分别为多层内连线层间相连之内连线层。12.如申请专利范围第8项所述之半导体结构,其中尚包含一蚀刻终止层于上述第一绝缘层和上述基底之间,藉以防止在形成上述凹槽之过程中蚀刻至上述蚀刻终止层的下方。13.如申请专利范围第12项所述之半导体结构,其中,上述第一元件系为电容器,上述第二元件系为内连线层,上述蚀刻终止层系为一位元线。14.如申请专利范围第12项所述之半导体结构,其中,上述第一元件系为一位元线,上述第二元件系为内连线层,上述蚀刻终止层系为电容器之一电极。15.一种电容器结构,置于一基底上,其包括:一第一绝缘层,置于上述基底上,上述第一绝缘层中具有凹糟,上述凹槽置于预定连接上述电容器和内连线层之位置;一第一导电层,覆盖于上述绝缘层;一介电层,覆盖于上述第一导电层;以及一第二导电层,覆盖于上述介电层,并填补上述第一绝缘层中所形成之凹槽。16.如申请专利范围第15项所述之电容器结构,其中尚包括一第二绝缘层,上述第二绝缘层和上述第二导电层中具有一接触窗,置于上述凹槽之上方。17.如申请专利范围第15或16项所述之电容器结构,其中,上述基底包括一矽基板以及形成于上述矽基板上之金氧半电晶体所构成。18.如申请专利范围第15或16项所述之电容器结构,其中,上述第一绝缘层和上述第二绝缘层的材料系由非掺杂矽玻璃、磷矽玻璃、硼磷矽玻璃以及氮化物中任选其一。19.如申请专利范围第15或16项所述之电容器结构,其中,上述第一导电层的材料系由复晶矽、复晶矽金属化合物以及金属材料如铝合金中任选其一。20.如申请专利范围第15或16项所述之电容器结构,其中,上述第二导电层的材料系由复晶矽、复晶矽金属化合物以及金属材料如铝合金中任选其一。图式简单说明:第一图表示一般DRAM记忆单元中电容器制造方法之流程图。第二图表示习知内连线层和电容器第二导电层间接触窗之第一例之侧视剖面图,其中接触窗底部系位于第二导电层之内。第三图表示习知内连线层和电容器第二导电层间接触窗之第二例之侧视剖面图,其中接触窗底部的位置系低于第二导电层。第四图表示本发明实施例中位于内连线层和电容器第二导电层间接触窗处之顶视图。第五图(a)至(h)为第四图中延V-V线的侧视剖面图,表示本发明实施例之制造流程。第六图表示第四图之电容器与内连线层间接触窗中延VI-VI线之侧视剖面图。 |
