| 摘要 |
<p>부스(Booth) 인코딩 회로의 NEG 출력과 피승수 입력이 게이트되어 임계 경로에 대하여 어떠한 지연도 일으키지 않고 승산기에서 스위칭 활성을 최소화한다. 양호하게는, 상기 승산기의 전력 소비가 거의 90%정도로 감소되며, 이 때 곱셈이 사실상 수행되지 않는다. 또한, 상기 부분 곱셈 발생 회로의 마지막 XOR 게이트의 구조를 변화시키면, 게이트에 대하여 피승수를 입력할 필요가 없게 할 수 있다. 양호하게는, 상기와 같이 하므로서, 이렇게 하지 않을 경우에 요구되는 게이트에 피승수를 입력하는데 필요한 부가적인 회로를 생략할 수 있으므로 비용을 절감할 수 있다. 또한, 피승수 입력을 상기 부분 곱셈 회로에 대한 부스 부호화 입력에 효과적으로 재동기시키므로서 부가적인 전력 절감을 얻을 수 있다.</p> |
