发明名称 AUTOMATIC LAYOUT GENERATION SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT
摘要
申请公布号 JPH1065012(A) 申请公布日期 1998.03.06
申请号 JP19960233575 申请日期 1996.08.15
申请人 NEC CORP 发明人 SHIOBARA RISAKO
分类号 H01L21/822;G06F17/50;H01L21/82;H01L27/04;(IPC1-7):H01L21/82 主分类号 H01L21/822
代理机构 代理人
主权项
地址