比特相位同步方法和比特相位同步电路

摘要

一种实现比特相位同步的方法和电路。方法包括:将输入数据输入到第一延迟门组,选择输入数据或与输入数据有关的延迟数据,将选择的数据输入到第二延迟门组,产生比特变化检测信号和使输入数据与参考信号同步。电路包括:比特相位调整装置,比特变化检测装置,转换信号发生装置。

主权项

1.一种实现比特相位同步的方法，其特征在于，它包含下述步骤：将输入数据输入到第一延迟门组中，所述第一延迟门组由相互串联连接的多个延迟门组成，选择来自所述输入数据的数据，和与所述第一延迟门组的各个延迟门获得的所述输入数据相关的延迟数据的二者之一，并输出所选择的数据，将所述选择的数据输入到由N个延迟门组成的第二延迟门组中，(这里，N是满足N≥2的整数)，产生一比特变化检测信号，通过在受参考时钟控制的同一时刻判断所述第二延迟门组的第p级延迟门的输出数据和至少第(p-1)级延迟门的输出数据在逻辑电平上相互一致，描述来自第p级延迟门的输出数据的(也称为比特变化的)逻辑电平的变化是否发在一判断时间之前和之后的某一规定的时间内，这里，p是满足1≤p≤N的整数，并且，当p＝1时，假设第(p-1)级延迟门是第二延迟门组的输入点；并且描述所述第p级延迟门的输出数据和至少第(p+1)级延迟门的输出数据在逻辑电平上是否一致，以及按照所述比特变化检测信号，通过把当前要输出的所述数据改变为另一所选数据，在相位上使所述输入数据与所述参考时钟同步；所述比特相位同步方法控制所述第一延迟门组的延迟门，从而补偿这些延迟门中的信号延迟量的变化。