发明名称 | 抑制晶体缺陷、降低漏电流的器件隔离膜形成方法 | ||
摘要 | 一种形成半导体器件隔离膜的方法,先在衬底主表面上形成一层第一氧化膜和一层氮化膜。在第一氧化膜和氮化膜中形成有一对侧表面的窗孔露出主表面的一部分。形成第二氧化膜使其成对侧壁部分覆盖着成对窗孔侧表面和主表面露出部分的一对周边区,此一对周边区之间保持一露出部分。用成对侧壁部分作腐蚀掩膜对露出部分进行选择性腐蚀形成隔离槽。用氮化膜和成对侧壁部分作氧化掩膜使半导体衬底的隔离槽形成器件隔离膜。 | ||
申请公布号 | CN1156332A | 申请公布日期 | 1997.08.06 |
申请号 | CN96120283.1 | 申请日期 | 1996.11.04 |
申请人 | 日本电气株式会社 | 发明人 | 松尾真 |
分类号 | H01L21/76;H01L21/108 | 主分类号 | H01L21/76 |
代理机构 | 中科专利代理有限责任公司 | 代理人 | 卢纪;朱进桂 |
主权项 | 1.一种在有一个主表面的一块半导体衬底上形成一层器件隔离绝缘膜的方法,其特征在于,它包括的步骤有:在所述的主表面上连续形成一层第一氧化膜和一层氮化膜;在所述第一氧化膜与所述氮化膜中形成一个窗孔,曝露出所述主表面的一部分,作为主表面的露出部分;形成第二氧化膜的侧壁部分,使所述侧壁部分覆盖着所述窗孔的侧表面和所述主表面露出部分的周边区,在所述主表面露出部分的所述周边区之间的所述主表面露出部分的中央区则保持曝露为一中央露出部分;用所述侧壁部分作腐蚀掩膜对所述中央露出部分进行选择性腐蚀,在所述半导体衬底中形成隔离槽;以及用所述氮化膜以及所述侧壁部分作氧化掩膜使所述半导体衬底的隔离槽经受一次氧化处理,以此形成所述的器件隔离绝缘膜。 | ||
地址 | 日本国东京都 |