发明名称 利用保护区块无矽缺陷之MOS元件制法
摘要 一种系为形成双极性或场效应自动对准电晶体之方法。一第一绝缘层为形成在单矽晶半导体基底表面上。一第二绝缘层为形成在第一绝缘层之表面。第三绝缘层为形成在第二绝缘层表面。该第一、第二及第三绝缘层为图形化定义形成一覆盖于电晶体第一元件位置上之保护块,若为双极性电晶体时即为射极,若为场效应电晶体时则为闸极区域。一为一种导电型式之重掺杂导电层为形成在有着相反导电型式之单矽晶半导体基底上及在该保护块之上。一第四绝缘层为形成在该重掺杂导电层上。此等重掺杂导电层及该第四绝缘层之位在第二绝缘层顶部水平面上方之部位,为被去除。该第三绝缘层更由保护块位置去除。此结构被加热藉由重掺杂导电层向外扩散,以形成供一双极性电晶体基极及形成供一场效应电晶体之源/汲极之重掺杂部位。重掺杂导电层之曝露部份为氧化形成邻接该保护块域之氧化侧壁层。其余之保护块为被移除。当形成一场效应电晶体时,一第五隔离层为形成在该闸极元件上方。一第二导电层为形成及被定义在该第五隔离层上及上方,而电晶体元件为以电性连接至电晶体元件完成。
申请公布号 TW311279 申请公布日期 1997.07.21
申请号 TW084102650 申请日期 1995.03.20
申请人 台湾积体电路制造股份有限公司 发明人 蔡能贤
分类号 H01L27/105 主分类号 H01L27/105
代理机构 代理人 林镒珠 台北巿长安东路二段一一二号九楼
主权项 1.一种利用保护区块无矽缺陷之MOS元件制法,以形成各别具有三元件之自动对准电晶体于一单晶半导体基底上,包括:形成一第一绝缘层(氧化矽)在该单晶半导体基底表面上;形成一第二绝缘层(氮化矽)在该第一绝缘层表面上;形成一第三绝缘层(氧化矽)在该第二绝缘层表面上;对该第一、第二及第三绝缘层定义形成为一覆盖在该电晶体第一元件位置上之保护块;形成一种导电型之重掺杂导电层(复晶矽)在该相反于前述导电型之另一种导电型式的单晶半导体基底上方及位在该保护块上方;形成一第四绝缘层(氮化矽)在该重掺杂导电层上方;去除位在该第三绝缘层顶部水平面上方之局部的重掺杂导电层及该第四绝缘层;在该保护块位置去除该第三绝缘层;对结构加热使该重掺杂导电层向外扩散形成该电晶体之重掺杂的第二及第三元件;对该重掺杂导电层露出部份进行氧化,以形成邻近该保护块之氧化侧壁层;去除该保护块之其余部份;形成一第五绝缘层(氧化矽)在该电晶体第一元件之位置上;形成及定义一第二导电层(掺杂的复晶矽)在第五绝缘层之上方及顶部;及完成该电晶体元件及形成该电晶体元件之导电连接。2.如申请专利范围第1项所述之方法,其中该自动对准电晶体为场效应电晶体,该第一元件为闸极,该第二及第三元件为该自动对准电晶体之源极与汲极,该第五绝缘层为闸氧化层,而该第二导电层为闸极电极者。3.如申请专利范围第1项所述之方法,其中该自动对准电晶体为双极性电晶体,该第一元件为射极,该第二元件为外侧基极,该第二导电层则为射极接触区,且更包括在形成该射极接触区之前去除该第五绝缘层者。4.如申请专利范围第1项所述之方法,其中该自动对准电晶体为以场效应电晶体及双极性电晶体同时形成在同一基底上,其中场效应电晶体之第一元件为闸极,其第二及第三元件为源极与汲极,而该第二导电层为闸极电极,而双极性电晶体之第一元件为射极,其第二元件为外侧基极,而该第二导电层则为射极接触区,且更包括在形成该射极接触区之前,去除该第五绝缘层者。5.如申请专利范围第1项所述之方法,其中该第一导电层为具有4500-5500A之厚度者。6.如申请专利范围第1项所述之方法,其中该氧化侧壁层有一约2500-3500A之厚度者。7.如申请专利范围第1项所述之方法,更包括在介于该重掺杂导电层进行氧化之电晶体区域及形成之场隔离区间之区域蚀刻该第四绝缘层者。8.一种利用保护区块无矽缺陷之MOS元件制法,以形成自动对准场效应电晶体在一单晶半导体基底上之方法,包括:形成一第一绝缘层(氧化矽)在该单晶半导体基底表面上;形成一第二绝缘层(氮化矽)在该第一绝缘层表面上;形成一第三绝缘层(氧化矽)在该第二绝缘层表面上;对该第一、第二及第三绝缘层定义形成为一覆盖在该场效应电晶体闸极位置上之保护块;形成一种导电型之重掺杂导电层(复晶矽)在该相反于前述导电型之另一种导电型式的单晶半导体基底上方及位在该保护块上方;形成一第四绝缘层(氮化矽)在该重掺杂导电层上方;去除位在该第三绝缘层顶部水平面上方之局部的重掺杂导电层及该第四绝缘层;在该保护块位置去除该第三绝缘层;对结构加热使该重掺杂导电层向外扩散形成该一种导电型式之该场效应电晶体之重掺杂的源极及汲极;对该重掺杂导电层露出部份进行氧化,以形成邻近该保护块之氧化侧壁层;去除该保护块之其余部份;形成一第五绝缘层(氧化矽)在该场效应电晶体闸极位置上,以形成一闸氧化层;形成及定义一第二导电层(掺杂的复晶矽)在第五绝缘层之上方及顶部位置以完全地形成该场效应电晶体之闸极;及完成该电晶体元件及形成该电晶体元件之电性连接。9.一种利用保护区块无矽缺陷之MOS元件制法,以形成自动对准双极性电晶体在一单晶半导体基底上,包括:形成一第一绝缘层(氧化矽)在该单晶半导体基底表面上;形成一第二绝缘层(氮化矽)在该第一绝缘层表面上;形成一第三绝缘层(氧化矽)在该第二绝缘层表面上;对该第一、第二及第三绝缘层定义形成为一覆盖在该双极性电晶体射极位置上之保护块;形成一种导电型之重掺杂导电层(复晶矽)在该相反于前述导电型之另一种导电型式的单晶半导体基底上方及位在该保护块上方;形成一第四绝缘层(氮化矽)在该重掺杂导电层上方;去除位在该第三绝缘层顶部水平面上方之局部的重掺杂导电层及该第四绝缘层;在该保护块位置去除该第三绝缘层;对结构加热使该重掺杂导电层向外扩散形成一种导电型式之该双极性电晶体之重掺杂的外侧闸极;对该重掺杂导电层露出部份进行氧化,以形成邻近该保护块之氧化侧壁层;去除该保护块之其余部份;形成及定义一第二导电层(掺杂的复晶矽)在该射极上方及顶部位置,以形成一闸极接触区;及完成该电晶体元件及形成该电晶体元件之导电连接。图示简单说明:第一图至第四图:为表示防止损及基底之一场效应电晶体改良的自动对准制程之第一实施例方法的剖面图。第五图:为使用第一实施例方法制出一双极电性电晶体之结构剖面图。第六图:为组合第一图至第五图之实施例以制出一BICMOS结构之结构剖面图。第七图及第八图:为搭配有本发明之改良自动对准制程之形成一场隔离区域之方法的剖面图。
地址 新竹科学工业园区园区三路一二一号