高密度只读存储器地址线解码装置

摘要

本发明涉及一种高密度只读存储器地址线解码装置，是在位于存储区域两侧的各字线间的间隙内分别形成如存储区域的结构，经选择性写码步骤，使特定区域形成断路，从而构成地址线解码回路，以使外围的逻辑门大幅减少，达到缩小占用面积的功效，且在前述地址线解码回路的电源端，通过设置特定临界电压值的或非门，来限制对各字线预充电电压，使内部回路不会因外加电压变动造成击穿。

主权项

1、一种高密度只读存储器地址线解码装置，其特征在于包括：两组位于存储区域两侧的解码区域，所述解码区域是以相同于存储区域的阵列结构由数只晶体管形成，并以离子植入使特定位置的晶体管截止，以形成地址解码线路；在所述各解码区域的电源供应端串接有一受预充电信号控制的充电电压限制电路，所述充电电压限制电路是由一临界值设定在击穿电压值以下的逻辑门推动一串接在电源上的晶体管构成，当所述预充电信号启动时，可利用所述逻辑门的临界电压值将所述各存储区域的各字线的充电电压设定为低于所述击穿电压，确实防止漏电。