| 摘要 |
Многопроцессорная корабельная управляющая вычислительная система, содержащая микропроцессоры и внешнее оперативное запоминающее устройство, связанные портами ввода/вывода с первой интерфейсной магистралью, блоки ввода информации, связанные посредством второй интерфейсной магистрали с вторым портом ввода/вывода третьего микропроцессора, генератор тактовых импульсов, подключенный выходом к входам синхронизации всех микропроцессоров и коммутатор, подключенный входами к выходам блока вывода информации, связанного портом ввода-вывода посредством четвертой интерфейсной магистрали с вторым портом ввода/вывода четвертого микропроцессора, отличающаяся тем, что в нее введены адаптер, связанный портом ввода-вывода посредством третьей интерфейсной магистрали с портом ввода/вывода пульта управления и с вторым портом ввода/вывода второго микропроцессора, второе внешнее запоминающее устройство, связанное шиной обмена с соответствующим входом/выходом второго микропроцессора, а также первый и второй формирователи-распределители управляющих сигналов, подключенные соответственно к первой и второй группам выходов коммутатора, при этом контрольные входы и контрольные выходы всех микропроцессоров соединены соответственно с выходом и с первым входом адаптера, второй управляемый вход которого подключен к четвертому выходу пульта управления первый, второй и третий управляющие выходы которого соединены с управляемыми входами соответственно коммутатора и обоих формирователей-распределителей управляющих сигналов, причем первый управляющий выход пульта управления подключен также и к управляющему входу пер� |
