首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung
摘要
申请公布号 DE19630927(A1) 申请公布日期 1997.02.06
申请号 DE19961030927 申请日期 1996.07.31
申请人 NEC CORP., TOKIO/TOKYO, JP 发明人 ASAO, KAZUKI, TOKIO/TOKYO, JP
分类号 G06F17/50;(IPC1-7):H01L21/768 主分类号 G06F17/50
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com