发明名称 半导体记忆装置
摘要 本发明用来获得一种改良之半导体记忆装置,可以增加电容器之电容量和改良储存节点之处理之正确性。该装置包括有多个第一场区域(2a(a))依位元线(15)之延伸方向形成具有指定之间距。有多个第二场区域(2a(b))形成邻近和平行于该多个第一场区域(2a(a))所形成之列,和形成具有与上述者相同之间距。第一场区域(2a(a))和第二场区域(2a(a))形成依位元线(15)之延伸方向互相偏移1/4个间距。在第一场区域(2a(a))和第二场区域(2b(b))设有一个堆叠型之电容器具有位元线(15)被埋入在单元板电极(11)之下。
申请公布号 TW289859 申请公布日期 1996.11.01
申请号 TW082108694 申请日期 1993.10.19
申请人 三菱电机股份有限公司 发明人 本并薰
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 赖经臣 台北巿南京东路三段三四六号白宫企业大楼一一一二室
主权项 2. 如申请专利范围第1项之半导体记忆装置,其中该第一和第二场区域之平面组态是一个六角形。3. 如申请专利范围第2项之半导体记忆装置,其中该储存节点接触孔洞形成在一个部份,该部份受该六角形之二个相邻侧之包围。4. 如申请专利范围第1项之半导体记忆装置,其中该第一和第二场区域(2a(a),2a(b))被配置成对该位元线之延伸方向形成倾斜。5. 如申请专利范围第1项之半导体记忆装置,其中该转移闸(4)具有一种聚化物结构其中将高熔点金属矽化物沈积在聚矽之上。6. 如申请专利范围第3项之半导体记忆装置,其中该转移闸(4)具有一种聚化物结构其成分选自MoSi/聚矽,WSi/聚矽,PaSi/聚矽和PiSi/聚矽。7. 如申请专利范围第1项之半导体记忆装置,其中该储存节点(11)被图型制作成使储存节点(11)之端点被定位在形成该位元线接触孔洞(31)之区域以外之区域。图示简单说明:图1是方块图,用来显示DRAM之结构。图2是DRAM之记忆单元之等値电路图。图3是具有隔离氧化物薄膜形成在其主表面之矽基体1之斜视图。图4是依照第一传统式实施例之半导体记忆装置之平面图。图5是图4之沿着线A-A剖开之剖面图。图6A和6B显示从图4所示之半导体记忆装置取出之场区域之部份,其中6A是平面图,6B是沿着6A之线B-B剖开之剖面图。图7是在图4之半导体记忆装置中之紧密包装之摺叠位元线单元阵列之感测放大器之附近之场区域之布置。图8是依照第二传统式实施例之半导体记忆装置之平面图。图9是沿着图8之线A-B剖开之剖面图。图10是沿着图8之线C-D剖开之剖面图。图11A显示具有位元线被埋入在单元板之下之半导体记忆装置之制造过程。图11B显示具有位元线被埋入在单元板之下之结构之半导体记忆装置之制造过程。图12是依照第三传统式实施例之半导体记忆装置之平面图。图13是沿着图12之线A-B剖开之剖面图。图14显示从图12所示之半导体记忆装置取出之场区域。图15是一个斜视图,用来显示图13所示之半导体记忆装置之主要制造过程中之问题。图16是一个剖面图,用来显示制造图13所示之半导体记忆装置之主要步骤之问题。图17是图12所示之传统技术之修改(储存节点形成互相偏移)之平面图。图18是沿着图17之线D-D剖开之剖面图。图19是依照本发明之一具体例之半导体记忆装置之平面图。图20是沿着图19中之线B-B剖开之剖面图。图21是依照本发明之半导体记忆装置之紧密包装摺叠位元线单元阵列之感测放大器之附近之场区域之布置。图22是斜视图,用来显示制造依照本发明之半导体记忆装置之主要步骤。图23是图19之具体例之装置之修改之平面图。图24是图23之修改之场区域之端点之附近之平面图。图25是沿着图24之线B-B剖开之剖面图。图26之图形用来显示场区域之宽度Wd和鸟嘴之长度之间之关系。图27是图19之具体例之场区域之端点之附近之平面图。图28之图形用来显示图19之半导体装置之场区域之端点部份区域和图23之半导体装置之场区域之端点部份区域之间之差异。
地址 日本