| 摘要 |
ELEKTRONSKI KONVERTOR REAKTIVNE ELEKTRICNE SNAGE U UCESTANOST IMPULSA sastoji se od integratora 1, na ciji ulaz je dovoden signal srazmeran naponu (odnosno struji) u kolu potrosaca cija se potrosnja reaktivne elektricne energije meri; mnozaca analognih velicina 2 na ciji je jedan ulaz doveden izlaz integratora 1, a na drugi ulaz je doveden signal srazmeran vrednosti struje (odnosno napona) u kolu potrosaca; i kola za uoblicavanje 3, na ciji je ulaz doveden signal srazmeran naponu u kolu potrosaca, a na cijem izlazu se dobijaju pravougaoni impulsi cija je frekvencija srazmerna frekvenciji mernog signala, naznacen time, sto je izlaz mnozaca (2) prikljucen na jedan kraj otpornika (R4) ciji je drugi kraj prikljucen na invertujuci "-" ulaz operacionog pojacavaca (5), ciji je neinvertujuci ulaz "+" prikljucen na nulti potencijal mernog sistema, a izlaz operacionog pojacavaca (5) je prikljucen na jedan kraj kondenzatora (C6) ciji je drugi kraj prikljucen na invertujuci ulaz "-" operacionog pojacavaca (5), a izlaz operacionog pojacavaca (5) prikljucen na neinvertujuci "+" ulaz deferencijalnog komparatora (7), ciji je invertujuci "-" ulaz prikljucen na referentni potencijal R, a izlaz diferencijalnog komparatora (7) je prikljucen na ulaz D flip-flopa (8), ciji je izlaz Q prikljucen na kontrolni ulaz analognog prekidaca (9), ciji je jedan kraj prikljucen na referentni potencijal R, a drugi kraj analaognog prekidaca (9) prikljucen je na jedan kraj otpornika (R10) ciji je drugi kraj prikljucen na invertujuci "-" ulaz operacionog pojacavaca (5), dok je izlaz kola za uoblicavanje prikljucen na taktni C-ulaz flip-flopa (8), a izlaz komparatora (7) je prikljucen na taktni C - ulaz flip-flopa (11), ciji je D-ulaz prikljucen na potencijal logicke nule, dok je komplementarni Q izlaz flip-flopa (11) prikljuecn na jedan kraj otpornika (R12) ciji je drugi kraj prikljucen na ulaz S za setovanje flip-floca (11) i na jedan kraj kondenzatora (C13) ciji je drugi kraj prikljucen na potencijal logicke nule.
|
