半导体存储装置

摘要

在采用通过利用多个行译码器的输出的逻辑和来选择行、对多行同时存取的方式的场合，对于位于存储单元阵列一端的行，也能利用与此行对应的行译码器的输出和别的行译码器的输出的逻辑和来进行存取。设置多于存储单元阵列的行地址数的行译码器12以及与行地址数同数量的逻辑电路(13、14)，通过逻辑电路，利用对互不相同的行地址进行译码的多个行译码器的输出的逻辑和，对相应的行的行门进行转换控制。

主权项

1.一种半导体存储装置，其特征在于包括：存储单元按行列状排列的存储单元阵列；与所述存储单元阵列的各行对应地连接的多个行门；与分成所述存储器阵列的多个组的这些行的各组对应地设置的多条数据线，这些数据线共同地连接于各个对应组的各行的行门的一端处；行译码器群，按多于所述存储单元阵列的行地址数的数量，设置排列对指定所述存储单元阵列的行所用的行地址信号进行译码的行译码器；多个逻辑电路，对应于所述存储单元阵列中行地址不同的行地址，按与行地址数相同的数量来设置，对所述行译码器群中相互不同的行地址进行译码的预定的多个行译码器，其输出的逻辑和被用来对相应的行的行门进行转换控制。