| 主权项 |
1. 一种显示资讯交换装置,系将记忆有由设成为以点矩阵显示(dot matrixdisplay)方式显示画像的第一资讯处理装置执行之第一程式之记忆媒体,用于以光栅扫描显示(raster scan display)方式显示画像之第二资讯处理装置的显示资讯变换装置;此显示资讯变换装置具备有:可将前述记忆媒体以可自由装卸之方式装设之第一连接部;将前述显示资讯变换装置以可自由装卸之方式装设于前述第二资讯处理装置的第二连接部;将用以执行安装于前述第一连接部之前述记忆媒体的第一程式而产生用以显示点矩阵之位元直列数据作为第一画像资讯处理手段;及将前述第一画像资讯变换成以光栅扫描方式显示之第二画像资讯的图像变换手段;前述图像变换手段包括:将前述第一画像资讯之位元直列数据变换为位元并列数据之直列/并列变换手段;缓冲记忆器;以及将前述位元并列数据写入于前述缓冲记忆器的写入手段;且设有可从前述缓冲记忆器读出前述位元并列数据,并将其当作前述第二画像资讯介由前述第二连接部传送于前述第二资讯处理装置的传送手段;而前述第二资讯处理装置则将前述位元并列数据变换为用于前述光栅扫描显示之映像信号者。2. 如申请专利范围第1项之显示资讯变换装置,其中,前述第一资讯处理装置含有执行第一程式(program)的资讯处理手段,而前述资讯处理手段系与前述第一资讯处理装置之资讯处理手段相同者。3. 如申请专利范围第1项之显示资讯变换装置,该装置设有附属装设于前述第二资讯处理装置之操作手段,而又具备能将来自前述操作手段之操作资讯变换为适合于前述资讯处理手段之操作资讯的操作资讯变换手段者。4. 一种显示资讯变换装置,系在记忆卡匣内装入记忆有第一游戏机所需之游戏程式之记忆器,该第一游戏机系以点矩阵显示方式显示游戏画像,并使该记忆卡匣适用于以光栅扫描显示方式显示画像之第二游乐机用的显示资讯变换装置;此显示资讯变换装置具备:用以将该记忆器以自由装卸之方式装设之第一连接部;将前述显示资讯变换装置以可自由装卸之方式安装于前述第二游戏机的第二连接部;执行安装于前述第一连接部之前述记忆卡匣的前述游戏程式而产生位元直列数据作为用以点矩阵显示之点数据的游戏处理电路手段;及将前述点数据变换为用于光栅扫描显示之字符数据的画像变换手段;前述图像变换手段包括:将前述第一画像资讯之位元直列数据变换为位元并列数据之直列/并列变换手段;缓冲记忆器;以及将前述位元并列数据写入于前述缓冲记忆器的写入手段;且设有可从前述缓冲记忆器读出前述位元并列数据,并将其当作前述第二画像资讯介由前述第二连接部传送于前述第二资讯处理装置的传送手段;而前述第二资讯处理装置则将前述位元并列数据变换为用于前述光栅扫描显示之映像信号者。5. 一种显示资讯变换装置,系将以不挥发方式记忆有由设成依第一规格显示之第一资讯处理装置执行之第一程式之记忆媒体,用于设成依第二规格显示画像之第二资讯处理装置用之显示资讯变换装置;此装置具备:为以可自由装卸之方式安装前述记忆媒体之第一连接部;用于将前述显示资讯变换装置以可自由装卸之方式安装于前述第二资讯处理装置的第二连接部;执行安装于前述第一连接部之前述记忆媒体之前述第一程式的资讯处理手段;根据前述资讯处理手段的处理结果而产生前述第一规格之画像资讯的画像资讯产生手段;将前述第一规格之画像资讯变换为第二规格之画像资讯的画像变换手段;以及将以前述画像变换手段所变换的前述第二规格之画像资讯介由前述第二连接部传送于第二资讯处理装置之传送手段者。6. 如申请专利范围第5项之显示资讯变换装置,其中,前述画像变换手段系含有将位元并列数据以数位(digital)方式记忆的缓冲记忆器、以及将前述第一规格之画像资讯变换为可记忆于前述缓冲记忆器的形式后写入之写入手段;前述传送手段则含有自前述缓冲记忆器读出前述位元并列数据的读出手段;而前述第二资讯处理装置则将前述位元并列数据变换为用于显示光栅扫描显示的映像信号者。图示简单说明:图1系表示本创作之一实施例的图解图。图2系表示本创作图1的记忆卡匣所用之专利游乐机的一个例子之外观图。图3系表示图2之游乐机构成的方块图。图4较详细表示CPU的方块图。图5系表示于含于图3之字符(character)RAM的记忆图表(memory map)之图解图。图6系表示含于图3之VRAM的记忆图表(memory map)之图解图。图7系表示可自图1之控制器获得之控制器数据的数据格式(Data format)之图解图。图8系表示图1之配接器(adapter)的方块图。图9系表示给予图8之游戏处理电路的控制器数据之数据格式的图解图。图10系表示图1之游乐机的方块图。图11系详细表示图8之数位映像信号介面的方块图。图12系表示为了说明自图8之游戏处理电路所输出二个点数据(dot data)用之平面(plane)的图解图。图13系表示图8或者是图11之记忆图表的图解图。图14系表示图10之工作RAM的记忆图表之图解图。图15系表示被写入于图14所示工作RAM之字符数据的图解图。图16系表示图11实施例之位址(address)变换的部分方块图。图17系表示图10之CPU的动作之程式流程图。图18系表示被含于图8之程式(program)ROM的色彩数据之图解图。图19系表示图10之CPU应答第一插入信号之动作的程式流程图。图20系表示图10之CPU应答第二插入信号之动作的程式流程图。图21系表示将数据写入于缓冲器RAM之时序(Timing)图。 |
