| 发明名称 |
LOGIC INTEGRATED CIRCUIT AND TESTING METHOD THEREFOR |
| 摘要 |
|
| 申请公布号 |
JPH05119125(A) |
申请公布日期 |
1993.05.18 |
| 申请号 |
JP19910345100 |
申请日期 |
1991.12.26 |
| 申请人 |
NKK CORP |
发明人 |
ARAI ETSUO;FUDA AKIRA;MIWA MASAHIKO |
| 分类号 |
G01R31/28;G01R31/317;G01R31/319 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
