| 摘要 |
Le remplissage avec des octets de signaux synchrones d'une hiérarchie de multiplexage numérique synchrone entraîne une instabilité avec des sauts de phase de 8 UI (unités d'intervalle), ce qui rend difficile de récupérer le rythme. Par conséquent, on essaie de transformer l'instabilité en une progression. A cet effet, on utilise une boucle à verrouillage de phase (PLL), dans laquelle un compensateur (7) des sauts de phase est intercalé entre la sortie (4) d'un discriminateur (3) de phase et l'entrée (5) de l'oscillateur (6). Le compensateur (7) transforme une valeur d'entrée de correction (Ke) en une valeur de sortie de correction (Ka). En l'absence de remplissage, la valeur d'entrée de correction (Ke) sort inchangée (a1, b1) du compensateur (7) de sauts de phase. En cas de remplissage positif (+St), les impulsions allongées de la valeur d'entrée de correction (Ke) sont premièrement raccourcies jusqu'à la durée normale (x1), puis graduellement allongées (c1, d1) jusqu'à atteindre la durée originelle. Lors d'un remplissage négatif (-St), par contre, les impulsions raccourcies de la valeur d'entrée de correction (Ke) sont premièrement allongées jusqu'à la durée normale (x1), puis graduellement raccourcies (e1, f1) à nouveau. |
