| 摘要 |
<P>La présente invention concerne une EEPROM " flash ", effaçable en circuit, compatible broche à broche avec les EPROMs ou EEPROMs classiques existantes.</P><P>Cette EEPROM comporte un port d'ordres permettant l'effacement, la programmation et la vérification d'effacement/programmation en circuit via un port de données, par des instructions que l'on écrit dans le contrôleur du port d'ordres.</P><P>L'algorithme d'effacement fournit les tensions nécessaires à l'effacement des cellules de la mémoire flash puis vérifie que la mémoire est effacée. Le cycle d'effacement est surveillé et répété à chaque impulsion d'effacement avec une largeur d'impulsion prédéterminée, que l'on augmente jusqu'à obtenir l'effacement. Cependant, on signale une erreur lorsque l'on atteint pour l'impulsion une valeur de compte maximale et que l'on n'a pas obtenu l'effacement total de la mémoire.</P><P>De façon équivalente, au cours de la programmation de la mémoire, l'algorithme permet la programmation de chaque position de la mémoire et la vérification de son contenu après programmation. Le cycle de programmation est surveillé et répété avec chaque impulsion de programmation avec une largeur d'impulsion prédéterminée jusqu'à obtenir la programmation.</P>
|
