PACKET ERROR RATE MEASUREMENTS BY DISTRIBUTED CONTROLLERS.

摘要

Agencement de contrôleurs de lignes (131) et de processeurs (115) pour le contrôle du taux d'erreurs se vérifiant dans des paquets reçus par l'intermédiaire d'une ligne à haute vitesse (118). A l'intérieur d'un système de commutation par paquet, des paquets comprenant les adresses logiques et des informations vocales/de données circulent au travers du système par l'intermédiaire de réseaux de commutation par paquet (116) qui sont reliés par des lignes numériques à haute vitesse, chacune de ces lignes se terminant directement aux deux extrémités par des contrôleurs de lignes. Pendant l'établissement initial d'un appel particulier, les processeurs centraux associés à chaque réseau dans le cheminement désiré stockent dans les contrôleurs les informations nécessaires à la transformation d'adresses logiques en adresses physiques, les contrôleurs exécutant toutes les transformations d'adresses logiques en adresses physiques sur les paquets successifs de l'appel. Chaque réseau comprend des étages de points nodaux de commutation qui sont sensibles à l'adresse physique associée à un paquet par un contrôleur pour communiquer ce paquet à un point nodal successif désigné. Chaque contrôleur de lignes possède un circuit de contrôle de taux d'erreurs (179) permettant de mesurer le taux d'erreurs dans les paquets pendant la transmission au travers de la ligne reliée. Le circuit de taux d'erreurs indique au processeur associé toute excursion excessive du taux d'erreurs par rapport à une pluralité de pourcentages d'erreurs spécifiés au processeur.