发明名称 铁电记忆电容用之接触结构,记忆元件及其制造方法
摘要 隔离层(4)使记忆电容与开关电晶体相隔开,隔离层(4)中形成连续之接触孔开口(41),其中以多晶矽填入直至一区段为止,在多晶矽上在接触孔开口(41)之剩余之区段中沈积可氧化之导电性中间层(42)及导电性之氧位障层(43),使中间层(42)完全由接触孔开口(41)之多晶矽,隔离层(4)及氧位障层(43)所围绕。
申请公布号 TWI261334 申请公布日期 2006.09.01
申请号 TW090126257 申请日期 2001.10.24
申请人 印芬龙科技股份有限公司 发明人 塞塔朗雅綮尔古德;狄姆克丽丝汀;侏瑞艾思皮裘卡罗斯
分类号 H01L21/768(07) 主分类号 H01L21/768(07)
代理机构 代理人 何金涂 台北市大安区敦化南路2段77号8楼
主权项 1.一种铁电记忆电容(3)之接触用之接触结构,其具有一经由隔离层(4)之开关电晶体(2),其特征为:-在隔离层(4)中形成一中继接触区(41),其含有一由隔离层(4)之表面所重设之由导电材料所构成之填充插头(41a),-在填充插头(41a)上沈积一可氧化之导电性中间层(42)及一导电性之氧位障层(43),使中间层(42)完全由填充插头(41a),隔离层(41)及氧位障层(43)所围绕,-氧位障层(43)之上表面是与隔离层(4)之表面齐平,-中间层(42)之U形横切面包含:一底层,其形成在填充插头(41a)之上表面;侧壁层,其在通孔内形成在隔离层(4)之垂直之侧壁上,-各别之侧壁相对于氧位障层(43)及隔离层(4)之上表面而形成凹口。2.如申请专利范围第1项之接触结构,其中该中间层(42)含有(Ti)层,TiN层或Ti/TiN双层。3.如申请专利范围第1或2项之接触结构,其中该中间层(42)沿着接触孔开口(41)之内壁而形成在填充插头(41a)上方。4.如申请专利范围第1项之接触结构,其中该氧位障层(43)含有Ir层或IrO层。5.如申请专利范围第1项之接触结构,其中填充插头(41a)之导电材料是多晶矽。6.一种记忆元件,其特征为具有:-一形成在基板(1)上之开关电晶体(2),-一施加在开关电晶体(2)上之隔离层(4),-一形成在隔离层(4)中之接触结构,其依据申请专利范围第1至5项中任一项而制成,-一形成在接触结构上之记忆电容(3)。7.一种铁电记忆电容(3)接触用之接触结构之制造方法,此接触结构具有一经由隔离层(4)之开关电晶体(2),其特征为:a)在隔离层(4)中形成一接触孔开口(41),b)此接触孔开口(41)以一由导电材料构成之填充插头(41a)填入直至一由隔离层(4)之表面所重设之高度为止,c)在接触孔开口(41)中及需要时在隔离层(4)上之边绿区段中沈积一可氧化之导电性中间层(42)及沈积一导电性之氧位障层(43),使中间层(42)完全由填充插头(41a),隔离层(4)及氧位障层(43)所围绕。8.如申请专利范围第7项之制造方法,其中-在步骤c)中首先沈积该中间层(42),使中间层(42)覆盖该接触孔开口(41)之未填满之上部区段之内壁直至环形之上部边缘区段为止,然后-在接触孔开口(41)中沈积该氧位障层(43)。9.如申请专利范围第8项之制造方法,其中-步骤c)中首先沈积中间层(42),使其完全覆盖内壁,-然后在接触孔开口(41)中填入光阻层(44)直至边缘区段下部边缘之高度为止,-中间层(42)之未由光阻层(44)所覆盖之区段藉由蚀刻步骤而去除,-去除该光阻层(44)。10.如申请专利范围第7,8或9项之制造方法,其中该中间层(42)含有钛层,TiN层或Ti/TiN双层。11.如申请专利范围第7项之制造方法,其中该氧位障层(43)含有Ir层或IrO层。12.如申请专利范围第7项之制造方法,其中该接触孔开口(41)中之导电材料是多晶矽。13.一种记忆元件之制造方法,其特征为:-在基板(1)上形成一开关电晶体(2),-在开关电晶体(2)上施加一隔离层(4),-此隔离层依据申请专利范围第7至12项中任一项之方法而设有一接触结构,-在接触结构上形成铁电-或顺电记忆电容(3)。图式简单说明:第1图 依据堆叠式概念之传统式DRAM记忆胞之横切面。第2A,B图 传统式接触结构之制法。第3A-D图 制成本发明之接触结构之一实施例。
地址 德国