| 摘要 |
De maniere a recuperer le signal d'horloge provenant d'un flot de donnees serielles codees suivant le systeme Manchester resistant aux variations de phases se produisant entre les signaux de bits de donnees dans le flot de donnees, le flot de donnees est retarde d'une periode d'un quart de bit et d'une periode de trois quarts de bits pour produire des signaux (QBT, TQBT) qui sont combines dans un circuit (1, 2, 3) pour former un signal d'horloge (RF). Le circuit comprend une bascule (1) qui est actionnee par des signaux (QBT, TQBT) et un signal (LLF) representant des donnees decodees combinees dans des portes logiques (2) et appliquees aux entrees de la bascule. |
