| 摘要 |
本发明系揭示一种控制半导体记忆体之感测放大器之输出之电路以便防止可能藉输入／输出垫而对感测放大器感应生成之杂讯以及使功率消耗最小化。该电路包括一感测放大器(600)以感测并放大自一选定记忆元撷取之资料，一输入／输出垫，一资料闩锁电路(700)其连至输入／输出垫处，一感测放大输出侦测器(670)其侦测自感测放大器输出之资料对状态，一控制信号产生器(680)其接收一位址转换侦测信号及感测放大输出侦测器之输出以产生一既定控制信号，以及一传送电晶体(650、660)其连接于感测放大器与资料闩锁电路之间以响应控制信号产生器之输出。 |
