| 摘要 |
본 발명에 따른 반도체 장치(100)는, 게이트 전극(62a)과, 제1 절연층(64)과, 산화물 반도체층(66a)과, 보호층(68)과, 소스 전극(72as)과, 제2 절연층(74)을 구비한 박막 트랜지스터(10)를 구비하고, 제1 접속부(30)는 하부 금속층(72c)과, 상부 금속층(72c)과, 절연층(74)을 구비하고, 제2 접속부(40)는 하부 금속층(72d)과, 상부 도전층(17d)을 구비하고, 제2 접속부(40) 내에, 하부 금속층(72d)과 상부 도전층(17d)이 접하는 영역과, 하부 금속층(72d)과 상부 도전층(17d) 사이에, 제1 절연층과 동일한 재료로 이루어지는 절연층(74) 및 산화물 반도체층(66a)과 동일한 재료로 이루어지는 반도체층(66d)이 적층된 영역이 형성되어 있다. 이에 의해, 높은 제조 효율로 보다 고성능의 반도체 장치를 제공할 수 있다. |
