| 发明名称 | 用于改善6T CMOS SRAM单元稳定性的方法和装置 | ||
| 摘要 | 本发明是一种CMOS SRAM单元，包括：两个存取器件，每一个存取器件由具有单个鳍(410)的三栅晶体管(400)构成；两个上拉器件，每一个上拉器件由具有单个鳍(410)的三栅晶体管(400)构成；以及，两个下拉器件，每一个下拉器件由具有多个鳍(410)的三栅晶体管(500)构成。还提供了一种用于制造所述CMOS SRAM单元，包括双鳍三栅晶体管的方法。由于鳍，栅极长度相对于具有相同面积的平面晶体管被增加了。因此，增加了单元比率和静态噪声容限，提供了改善的稳定性而不增加单元面积或电源电压。 | ||
| 申请公布号 | CN1890798A | 申请公布日期 | 2007.01.03 |
| 申请号 | CN200480035651.9 | 申请日期 | 2004.09.29 |
| 申请人 | 英特尔公司 | 发明人 | 休曼·达塔;布赖恩·多伊尔;罗伯特·乔;杰克·卡瓦莱厄斯;B·郑;斯科特·哈雷兰 |
| 分类号 | H01L21/8244(2006.01);H01L27/11(2006.01);H01L21/336(2006.01);H01L29/423(2006.01);H01L29/786(2006.01) | 主分类号 | H01L21/8244(2006.01) |
| 代理机构 | 北京嘉和天工知识产权代理事务所 | 代理人 | 严慎 |
| 主权项 | 1.一种电路，包括：至少一个存取器件，所述至少一个存取器件由具有单个鳍的非平面晶体管构成；至少一个上拉器件，所述至少一个上拉器件由具有单个鳍的非平面晶体管构成；以及至少一个下拉器件，所示至少一个下拉器件由具有多个鳍的非平面晶体管构成。 | ||
| 地址 | 美国加利福尼亚州 | ||