发明名称 |
集成电路的电容结构及其制造方法 |
摘要 |
本发明提供一种集成电路的电容结构及其制造方法。提供一基底,其上具有一第一导体层。形成一第一绝缘层于基底上,并覆盖第一导体层。形成一沟槽于部分第一绝缘层中。形成一下电极于沟槽的侧壁上。形成一顺应的介电层于下电极与槽沟的底部上。形成一双镶嵌开口于第一绝缘层中,该开口底部是露出第一导体层。将一导体材料填满沟槽与双镶嵌开口,而同时形成一上电极与一内联机结构。其中,下电极是借由内联机结构而电性连接第一导体层。 |
申请公布号 |
CN1585108A |
申请公布日期 |
2005.02.23 |
申请号 |
CN200410032793.1 |
申请日期 |
2004.04.21 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
忻斌一;魏正泉 |
分类号 |
H01L21/82;H01L21/02;H01L21/768 |
主分类号 |
H01L21/82 |
代理机构 |
北京三友知识产权代理有限公司 |
代理人 |
王一斌 |
主权项 |
1.一种集成电路的电容结构的制造方法,包括下列步骤:提供一基底,其上具有一第一导体层与一第一绝缘层覆盖于其上;形成一沟槽于部分该第一绝缘层中;形成一下电极于该沟槽的侧壁上;形成一顺应的介电层于该下电极与该槽沟的底部上;形成一双镶嵌开口于该第一绝缘层中,该开口底部是露出该第一导体层;以及将一导体材料填满该沟槽与该双镶嵌开口,而同时形成一上电极与一内联机结构;其中,该下电极是借由该内联机结构而电性连接该第一导体层。 |
地址 |
台湾省新竹科学工业园区 |