| 发明名称 | 一种基带上下行子帧处理方法及装置 | ||
| 摘要 | 本发明公开了一种基带上下行子帧处理方法及装置，在TLE‑TDD系统基站侧，上下行子帧串行处理，并且，每个子帧的处理时隙长度满足<img file="DDA0000047104500000011.GIF" wi="545" he="164" />所示要求。较佳地，上下行子帧的处理排列顺序为：本帧子帧2，本帧子帧3，本帧子帧6(子帧S)，本帧子帧4，下帧子帧0，本帧子帧7，本帧子帧8，下帧子帧2(子帧S)，本帧子帧9和下帧子帧5，其中，上行子帧4(或子帧9)与下行下帧子帧0(或下帧子帧5)之间插入一个长度至少为TL2的白色时隙。通过本发明上下行子帧串行处理的方法，得到了更宽松的处理时间，换句话说，对基带处理器只需要更低的速度要求，从而降低了基带处理器空闲率，提高了处理器的资源利用率。 | ||
| 申请公布号 | CN102647225B | 申请公布日期 | 2016.12.28 |
| 申请号 | CN201110041015.9 | 申请日期 | 2011.02.17 |
| 申请人 | 中兴通讯股份有限公司 | 发明人 | 沈承科 |
| 分类号 | H04B7/26(2006.01)I | 主分类号 | H04B7/26(2006.01)I |
| 代理机构 | 北京派特恩知识产权代理有限公司 11270 | 代理人 | 张颖玲;蒋雅洁 |
| 主权项 | 一种基带上下行子帧处理方法，其特征在于，包括：在LTE‑TDD系统基站侧，上下行子帧串行处理，并且，每个子帧的处理时隙长度满足下式所示要求：<maths num="0001"><math><![CDATA[<mrow><mfenced open = "{" close = ""><mtable><mtr><mtd><mn>3</mn><mi>x</mi><mo>+</mo><mn>2</mn><mi>y</mi><mo>+</mo><msub><mi>T</mi><mrow><mi>L</mi><mn>2</mn></mrow></msub><mo>≤</mo><mn>5.0</mn><mi>m</mi><mi>s</mi></mtd></mtr><mtr><mtd><mn>2</mn><mi>x</mi><mo>+</mo><mi>y</mi><mo>≤</mo><mn>4</mn><mo>-</mo><mn>2</mn><msub><mi>T</mi><mi>a</mi></msub><mo>-</mo><msub><mi>T</mi><mi>d</mi></msub></mtd></mtr></mtable></mfenced><mo>,</mo></mrow>]]></math><img file="FDA0000999308240000011.GIF" wi="582" he="191" /></maths>其中，T<sub>a</sub>为指定接收天线到基带处理器的传输延时，T<sub>d</sub>为基带子帧处理起始延时，T<sub>L2</sub>为MAC层处理预留时间；x表示允许的上行子帧处理时隙长度，y表示允许的下行子帧处理时隙长度。 | ||
| 地址 | 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部 | ||