发明名称 形式非对称性偏置之薄膜电晶体的方法
摘要 一种形成具非对称性偏置之薄膜电晶体之方法,使得所形成薄膜电晶体的导通电流及断电电流之比值获得改善。首先,形成闸极于半导体基板上,再形成介电层于闸极及半导体基板上,及形成导电层于介电层上。接着,形成氧化物遮罩于导电层上,其中氧化物遮罩位于闸极之上方。形成光阻层于部份氧化物遮罩及导电层上,用以覆盖部份氧化物遮罩及位于氧化物遮罩之一侧的导电层。以液态沈积法沈积侧壁间隙于氧化物遮罩及导电层之侧壁上。最后,以氧化物遮罩及侧壁间隙为遮罩,植入离子于导电层中以形成源极及汲极。
申请公布号 TW353804 申请公布日期 1999.03.01
申请号 TW086112111 申请日期 1997.08.22
申请人 台湾茂矽电子股份有限公司 发明人 彭利群
分类号 H01L27/08 主分类号 H01L27/08
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种形成非对称性偏置之薄膜电晶体的方法,至少包含下列步骤:形成一闸极于一半导体基板上;形成一介电层于该闸极及该半导体基板上;形成一导电层于该介电层上;形成一氧化物遮罩于该导电层上,其中该氧化物遮罩位于该闸极之上方;形成一光阻层于部份该氧化物遮罩及该导电层上,用以覆盖部份该氧化物遮罩及位于该氧化物遮罩之一侧的该导电层;以液态沈积法沈积一侧壁间隙于该氧化物遮罩及该导电层之侧壁上;及以该氧化物遮罩及该侧壁间隙为遮罩,植入离子于该导电层中,以形成源极及汲极。2.如申请专利范围第1项之方法,于形成该导电层之后,更包含植入通道离子至该导电层内,以形成该薄膜电晶体之通道。3.如申请专利范围第1项之方法,于形成该氧化物遮罩之后,更包含植入低掺杂离子至该导电层内,其中该低掺杂离子植入之离子浓度小于形成该源极、该汲极之离子植入的离子浓度。4.如申请专利范围第1项之方法,其中上述之介电层至少包含氧化矽。5.如申请专利范围第1项之方法,其中上述之导电层至少包含掺杂多晶矽。6.如申请专利范围第1项之方法,其中上述闸极之材质至少包含掺杂多晶矽。7.如申请专利范围第1项之方法,其中上述侧壁间隙之材质至少包含氧化矽。8.如申请专利范围第1项之方法,其中上述沈积该侧壁间隙之步骤至少包含:以液态沈积法沈积一第二介电层于该氧化物遮罩及该导电层上;及回蚀刻该第二介电层,以形成该侧壁间隙于该氧化物遮罩及该导电层之侧壁上。9.一种形成非对称性偏置之薄膜电晶体的方法,至少包含下列步骤:形成一闸极于一半导体基板上;形成一介电层于该闸极及该半导体基板上;形成一半导体层于该介电层上;植入通道离子植入至该半导体层内,以形成该薄膜电晶体之通道;形成一氧化物遮罩于该半导体层上,其中该氧化物遮罩位于该闸极之上方;以该氧化物遮罩为罩幕,植入低掺杂离子至该半导体层内;形成一光阻层于部份该氧化物遮罩及该半导体层上,用以覆盖部份该氧化物遮罩及位于该氧化物遮罩之一侧的该半导体层;以液态沈积法沈积一氧化物侧壁间隙于该氧化物遮罩及该半导体层之侧壁上;及以该氧化物遮罩及该氧化物侧壁间隙为遮罩,植入高掺杂离子于该半导体层中,以形成源极及汲极,其中该低掺杂离子植入之离子浓度小于该高掺杂离子植入之离子浓度。10.如申请专利范围第9项之方法,其中上述之介电层至少包含氧化矽。11.如申请专利范围第9项之方法,其中上述之半导体层至少包含多晶矽。12.如申请专利范围第9项之方法,其中上述闸极之材质至少包含掺杂多晶矽。13.如申请专利范围第9项之方法,其中上述沈积该氧化物侧壁间隙之步骤至少包含:以液态沈积法沈积一氧化矽层于该氧化物遮罩及该半导体层上;及回蚀刻该氧化矽层,以形成该氧化物侧壁间隙于该氧化物遮罩及该半导体层之侧壁上。图式简单说明:第一图A至第一图D显示形成传统薄膜电晶体之各步骤剖面图。第二图A至第二图D显示形成传统偏置薄膜电晶体之各步骤剖面图。第三图至第六图显示根据本发明其中一实施例以形成薄膜电晶体之各步骤剖面图。第七图显示一液态沈积装置。
地址 新竹科学工业园区新竹巿研新一路一号