| 主权项 |
1.一种电气抹除式可编程唯读记忆体单元之制造方法,包括下列各项步骤:提供一半导体基板,并于该半导体基板上形成一绝缘物,而该绝缘物具有鸟嘴状之一尖端;蚀刻该半导体基板使之形成一U型凹槽,且该U型凹槽系紧邻该绝缘物之该尖端;于该半导体基板中形成互为相隔之一对源/汲极区,且该等源/汲源区中之一者系包围该绝缘物之该尖端与该U型凹槽;以及于该等源/汲极间之该半导体基板上方依序形成一闸极介电层、一浮动闸极、一闸间介电层、与一控制闸极。2.如申请专利范围第1项所述之制造方法,尚包括蚀刻该半导体基板使成另一U型凹槽,其紧邻该绝缘物之另一尖端,且该等源/汲极区中之另一者系包围该绝缘物之该另一尖端与该另一U型凹槽。3.如申请专利范围第1项所述之制造方法,在形成该等源/汲极区之后,更包括移除该绝缘物。4.如申请专利范围第1项所述之制造方法,该闸极介电层之材质系为氧化矽物。5.如申请专利范围第1项所述之制造方法,该闸间介电层之材质系为氧化层/氮化层/氧化层。6.如申请专利范围第1项所述之制造方法,其中,该半导体基板系为(100)之矽基板。7.如申请专利范围第1项所述之制造方法,其中该绝缘物系为以局部氧化法所形成之鸟嘴型氧化矽物。8.如申请专利范围第1项所述之制造方法,其中,该浮动闸极与该控制闸极系由复晶矽所构成。9.一种电气抹除式可编程唯读记忆体装置,包括:一半导体基板,其具有一U型凹槽;一对源/汲极,互为相隔设置于该半导体基板中,且该等源/汲极中之一者系包围该U型凹槽;以及一闸极介电层、一浮动闸极、一闸间介电层、与一控制闸极,系依序设置于该等源/汲极间之该半导体基板之上方。10.如申请专利范围第9项所述之装置,其中,该半导体基板尚包括另一U型凹槽,且该等源/汲极区中之另一者系包围该另一U型凹槽。11.如申请专利范围第9项所述之装置,其中,在该半导体基板上更包括一鸟嘴状之尖端,分别紧邻该等U型凹槽。12.如申请专利范围第9项所述之装置,其中,该闸间介电层之材质系为氧化层/氮化层/氧化层。13.如申请专利范围第9项所述之装置,其中,该半导体基板系为(100)之矽基板。14.如申请专利范围第10项所述之装置,其中,该半导体基板系为(100)之矽基板。15.如申请专利范围第9项所述之装置,其中,该浮动闸极与该控制闸极系由复晶矽所构成。16.如申请专利范围第9项所述之装置,其中,该闸极介电层之材质系为氧化矽物。图式简单说明:第一图为习知之EEPROM之构造剖面图;以及第二图A-第二图H显示依据本发明之EEPROM之制造流程剖面图。 |
