摘要 |
프로세싱 코어(20, 48) 및 온보드 메모리(30, 32, 60, 62)를 각각 갖는 2개의 집적 회로 다이(12, 14)는 함께 상호 연결 및 패키징되어 멀티칩 모듈(multi-chip module)(10)을 형성한다. 제1 다이(12)는 주요 다이로 간주되고 제2 다이(14)는 보조 다이로 간주되며, 이들은 중간 기판(16)을 통해 연결된다. 제1 및 제2 다이는 동일한 디자인일 수 있으며, 따라서, 주변 장치들(28, 56) 및 메모리 등의 동일한 리소스들을 가지며, 양호하게 공통 시스템 인터커넥트 프로토콜을 갖는다. 제2 다이의 코어는 디스에이블되거나 또는 적어도 감소된 전력 모드로 된다. 제1 다이는 제2 다이에 상호 연결되기 위해 최소 회로(34, 26)를 포함한다. 제2 다이는 몇몇 필요한 인터페이스 회로(52) 및 어드레스 변환기(50)를 갖는다. 그 결과, 제1 다이의 코어는, 메모리 및 다른 리소스들이 제1 다이에 있었던 것처럼 제2 집적 회로의 메모리 및 다른 리소스들과의 트랜잭션들을 실행할 수 있다. |