| 主权项 |
1.一种矽控整流器结构唯读记忆体元件之制造方法,包括下列步骤:(a)提供一平面,在该平面表面形成一第一绝缘层;(b)以磊晶制程依序在该第一绝缘层表面形成一浓掺杂的第一型杂质层、一淡掺杂的第二型杂质层、以及一淡掺杂的第一型杂质层;(c)以微影与蚀刻制程定义该淡掺杂的第一型杂质层、该淡掺杂的第二型杂质层、以及该浓掺杂的第一型杂质层,形成沿一第一方向复数条约平行相间之位元线;(d)在该第一绝缘层与该些位元线表面形成一第二绝缘层;(e)去除该第二绝缘层,使该第二绝缘层高度与该淡掺杂的第一型杂质层相同;(f)以微影与蚀刻制程定义该些位元线中该淡掺杂的第一型杂质层与该淡掺杂的第二型杂质层,在该些位元线中形成复数个第一接触窗;(g)在该些第一接触窗侧壁形成复数个间隙壁;(h)涂布一第一光阻层,以微影制程定义该第一光阻层之图案,露出该些第一接触窗与部份该淡掺杂的第一型杂质层;(i)以该第一光阻层与该些间隙壁为罩幕,以一第一型离子对该些接触窗底部之该浓掺杂的第一型杂质层与露出之该淡掺杂的第一型杂质层进行掺杂,形成复数个第一型扩散区,之后去除光阻层;(j)在该些第一接触窗中填入一第一电导体层,并使该第一电导体层表面与该淡掺杂的第一型杂质层高度相同;(k)涂布一第二光阻层,以微影制程定义该第二光阻层之图案,露出部份该淡掺杂的第一型杂质层;(l)以该第二光阻层为罩幕,以一第二型离子对露出之该淡掺杂的第一型杂质层进行掺杂,形成复数个第二型扩散区,之后去除该光阻层;(m)在上述各层表面形成一第三绝缘层;(n)以微影与蚀刻制程定义该第三绝缘层,在该第三绝缘层中形成复数个第二接触窗,露出该第一电导体层、该些第一型扩散区、以及部份之该些第二型扩散区;(o)在该第三绝缘层表面形成一第二电导体层,并使该第二电导体层填满该些第二接触窗;以及(p)以微影与蚀刻制程定义该第二电导体层之图案,在该些第一型扩散区上方形成复数个启动字元线电极、在该第一电导体层上方形成复数个共电极、以及形成沿一第二方向复数条约平行相间之位元线电极,该第一方向与该第二方向以一角度相交。2.如申请专利范围第1项所述之制造方法,其中该第一型为N型,该第二型为P型,该第一型离子为N型离子,该第二型离子为P型离子。3.如申请专利范围第1项所述之制造方法,其中该第一型为P型,该第二型为N型,该第一型离子为P型离子,该第二型离子为N型离子。4.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该平面为矽基底。5.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该平面为电绝缘体。6.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该第一绝缘层为氮化矽层。7.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该第一绝缘层为二氧化矽层。8.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该浓掺杂的第一型杂质层其浓度约为1020/cm3。9.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该淡掺杂的第二型杂质层其浓度约为1017/cm3。10.如申请专利范围第1项所述之制造方法,其中该步骤(a)中之该淡掺杂的第一型杂质层其浓度约为1016/cm3。11.如申请专利范围第1项所述之制造方法,其中该步骤(d)中之该第二绝缘层为第二氧化矽层。12.如申请专利范围第1项所述之制造方法,其中该步骤(e)中之去除该第二绝缘层的方法为非等向性回蚀刻。13.如申请专利范围第1项所述之制造方法,其中该步骤(e)中之去除该第二绝缘层的方法为化学机械研磨法。14.如申请专利范围第1项所述之制造方法,其中该步骤(g)中之该些间隙壁的形成系为在该淡掺杂的第一型杂质层与该些第一接触窗表面形成一二氧化矽层,再以非等向性蚀刻去除上述二氧化矽层所形成。15.如申请专利范围第1项所述之制造方法,其中该步骤(g)中之该些间隙壁的形成系为在该淡掺杂的第一型杂质层与该些第一接触窗表面形成一氮化矽层,再以非等向性蚀刻去除上述氮化矽层所形成。16.如申请专利范围第1项所述之制造方法,其中该步骤(i)中形成于该淡掺杂的第一型杂质层中之该些第一型扩散区,其深度不触及该淡掺杂的第二型杂质层。17.如申请专利范围第1项所述之制造方法,其中该步骤(j)中之该第一电导体层之形成系先在表面形成一高杂质浓度之复晶矽层,并使该高杂质浓度之复晶矽层填满该些第一接触窗,再以非等向性回蚀刻去除该高杂质浓度之复晶矽层,并以该淡掺杂的第一型杂质层为蚀刻终点。18.如申请专利范围第1项所述之制造方法,其中该步骤(j)中之该第一电导体层之形成系先在表面形成一高杂质浓度之复晶矽层,并使该高杂质浓度之复晶矽层填满该些第一接触窗,再以化学机械研磨法去除该高杂质浓度之复晶矽层,并以该淡掺杂的第一型杂质层为终点。19.如申请专利范围第1项所述之制造方法,其中该步骤(j)中之该第一电导体层之形成系先在表面形成一钨金属层,并使该钨金属层填满该些第一接触窗,再以非等向性回蚀刻去除该钨金属层,并以该淡掺杂的第一型杂质层为蚀刻终点。20.如申请专利范围第1项所述之制造方法,其中该步骤(j)中之该第一电导体层之形成系先在表面形成一钨金属层,并使该钨金属层填满该些第一接触窗,再以化学机械研磨法去除该钨金属层,并以该淡掺杂的第一型杂质层为终点。21.如申请专利范围第1项所述之制造方法,其中该步骤(l)中之形成于该淡掺杂的第一型杂质层中之该些第二型扩散区,其深度不触及该淡掺杂的第二型杂质层。22.如申请专利范围第1项所述之制造方法,其中该步骤(m)中之该第三绝缘层为二氧化矽层。23.如申请专利范围第1项所述之制造方法,其中该步骤(m)中之该第三绝缘层为氮化矽层。24.如申请专利范围第1项所述之制造方法,其中该步骤(o)中之该第二电导体层为高杂质浓度之复晶矽层。25.如申请专利范围第1项所述之制造方法,其中该步骤(o)中之该第二电导体层为金属。26.如申请专利范围第1项所述之制造方法,其中该步骤(p)中之该第一方向与该第二方向约为垂直相交。27.一种矽控整流体器结构唯读记忆体元件之结构,包括:一平面,在该平面表面形成有一第一绝缘层;复数条位元线,位于该第一绝缘层表面以一第一方向延伸,该些位元线由该第一绝缘层表面向上依序包括一浓掺杂的第一型杂质层、一淡掺杂的第二型杂质层、以及一淡掺杂的第一型杂质层;一第二绝缘层,位于该第一绝缘层表面,且位于该些位元线之间,该第二绝缘层高度与该些位元线相同;复数个第一接触窗,位于每一个该些位元线中,露出该浓掺杂的第一型杂质层;复数个间隙壁,位于该些第一接触窗侧壁;复数个第一型扩散区,位于该些第一接触窗底部之该浓掺杂的第一型杂质层中,以及位于该淡掺杂的第一型杂质层中;一第一电导体层,位于该些第一接触窗中,并填满该些第一接触窗;复数个第二型扩散区,位于该淡掺杂的第一型杂质层中;一第三绝缘层,位于上述各层之表面;复数个第二接触窗,位于该第三绝缘层中,露出该第一电导体层、该些第一型扩散区、以及部份该些第二型扩散区;复数个启动字元线电极,位于该些第二型扩散区上方之第二接触窗中,且覆盖部份该第三绝缘层;复数条共电极,位于该第一电导体层上方之该些接触窗中,且覆盖部份该第三绝缘层;以及复数条位元线电极,位于该第三绝缘层表面,并填满露出该些第二型扩散区之该些第二接触窗,该些位元线电极约相互平行相间且以一第二方向延伸,且该第一方向与该第一方向以角度相交,该些字元线与该些位元线电极交错形成复数个记忆单元,该些记忆单元中包含有该些第二接触窗者,为导通之记忆单元,该些记忆单元中未包含有该些第二接触窗者,为关闭之记忆单元。28.如申请专利范围第27项所述之结构,其中该第一型为N型,该第二型为P型。29.如申请专利范围第27项所述之结构,其中该第一型为P型,该第二型为N型。30.如申请专利范围第27项所述之结构,其中该平面为矽基底。31.如申请专利范围第27项所述之结构,其中该平面为电绝缘体。32.如申请专利范围第27项所述之结构,其中该第一绝缘层为氮化矽层。33.如申请专利范围第27项所述之结构,其中该第一绝缘层为二氧化矽层。34.如申请专利范围第27项所述之结构,其中该浓掺杂的第一型杂质层其浓度约为1020/cm3。35.如申请专利范围第27项所述之结构,其中该淡掺杂的第二型杂质层其浓度约为1017/cm3。36.如申请专利范围第27项所述之结构,其中该淡掺杂的第一型杂质层其浓度约为1016/cm3。37.如申请专利范围第27项所述之结构,其中该第二绝缘层为第二氧化矽层。38.如申请专利范围第27项所述之结构,其中该些间隙壁系为氮化矽。39.如申请专利范围第27项所述之结构,其中该间隙壁系为二氧化矽。40.如申请专利范围第27项所述之结构,其中位于该淡掺杂的第一型杂质层中之该些第一型扩散区,其深度不触及该淡掺杂的第二型杂质层。41.如申请专利范围第27项所述之结构,其中该第一电导体层为高杂质浓度之复晶矽层。42.如申请专利范围第27项所述之结构,其中该第一电导体层为钨金属。43.如申请专利范围第27项所述之结构,其中位于该淡掺杂的第一型杂质层中之该些第二型扩散区,其深度不触及该淡掺杂的第二型杂质层。44.如申请专利范围第27项所述之结构,其中该第三绝缘层为氮化矽层。45.如申请专利范围第27项所述之结构,其中该第三绝缘层为二氧化矽层。46.如申请专利范围第27项所述之结构,其中该些启动字元线电极为高杂质浓度之复晶矽层。47.如申请专利范围第27项所述之结构,其中该启动字元线电极为金属。48.如申请专利范围第27项所述之结构,其中该些共电极为高杂质浓度之复晶矽层。49.如申请专利范围第27项所述之结构,其中该些共电极为金属。50.如申请专利范围第27项所述之结构,其中该些位元线电极为高杂质浓度之复晶矽层。51.如申请专利范围第27项所述之结构,其中该些位元线电极为金属。52.如申请专利范围第27项所述之结构,其中该第一方向与该第二方向约为垂直相交。图示简单说明:第一A图是一种习知的唯读记忆体结构的部份上视示意图;第一B图是一种习知的唯读记忆体结构的前视剖面示意图;第一C图是一种习知的唯读记忆体结构的侧视剖面示意图;第二A至二J图是依照本发明一较佳实施例,一种矽控整流器结构唯读记忆体元件制造剖面流程图;第三图是依照本发明一较佳实施例,一种矽控整流器结构唯读记忆体元件立体结构示意图;第四图是依照本发明一较佳实施例,一种矽控整流器结构唯读记忆体元件,其记忆单元之电路图;第五A图是依照本发明一较佳实施例,一种矽控整流器结构唯读记忆体元件部份上视示意图;以及第五B图是依照本发明一较佳实施例,一种矽控整流器结构唯读记忆体元件部份等效电路图。 |
