| 主权项 |
1.一种三态缓冲电路,用于在缓冲输出节点接收输入信号并响应于缓冲致能信号,而在缓冲输出节点传导输出信号,其包括:一输入级耦合至该缓冲输入节点,该输入级被设计当缓冲致能信号被致能时,接收该输入信号;一位准移位级耦合至该输入级,该位准移位级被配置,在当缓冲致能信号被致能时,输出一组位准移位级控制信号以响应该输入信号,该组位准移位级控制信号之电压范围是高于该输入信号相关之电压范围;以及一输出级其耦合至该位准移位级,该输出级被设计,在当该缓冲致能信号被致能时,在该缓冲输出节点上输出该输出信号,以响应该组位准移位级控制信号,该输出信号之电压范围是低于该组位准移位级控制信号的电压范围,而当该缓冲致能信号被去能时,该输出级将缓冲输出节点与该输入级以及位准移位级解除耦合。2.如申请专利范围第1项之三态缓冲电路,其中该输出级被耦合至第一电压源,该位准移位级被耦合至一第二电压源,其提供比第一电压源所提供之电压位准更高之电压。3.如申请专利范围第2项之三态缓冲电路,其中该输入级包括一个第一场效应电晶体以及一个第二场效应电晶体,该第一及第二场效应电晶体之闸极是由该缓冲致能信号所控制,该第一与第二场效应电晶体之第一端子是被设计以接收该输入信号。4.如申请专利范围第3项之三态缓冲电路,其中该第一与第二场效应电晶体之第二端子是各自被耦合至位准移位级之第一与第二输入节点。5.如申请专利范围4项之三态缓冲电路,其中该位准移位级包括一第三场效应电晶体,一第四场效应电晶体,以及一第五场效应电晶体,一该第三场效应电晶体之闸极被耦合至该位准移位级之第一输入节点以及该第四场效应电晶体之第一端子,该第四场效应电晶体之一闸极被耦合至该第三场效应电晶体的第一端子,该第五场效应电晶体之一闸极被耦合至该输入节点,该第五场效应电晶体之一第一端子被耦合至Vss。6.如申请专利范围第5项之三态缓冲电路,其中该第三及第四场效应电晶体代表p-型场效应电晶体,该第一,第二,及第五场效应电晶体代表n-型场效应电晶体。7.如申请专利范围第5项之三态缓冲电路,更包括一个三态反相电路,该三态反相电路之一第一三态反相电路端子被耦合至第三场效应电晶体之第一端子及第五场效电晶体之一第二端子,该三态反相电路之一第二三态反相电路端子被耦合至该输出级的一输入节点,该三态反相电路之一第三二态反相电路端子被耦合至该缓冲致能信号。8.如申请专利范围第7项之三态缓冲电路,更包括一反相器其具有一反相器输入与反相器输出,该反相器输入被耦合至该缓冲致能信号,该反相器输出被耦合至该三态反相电路之一第四三态反相电路端子。9.如申请专利范围第2项之三态缓冲电路,其中该输出级主要是包括在第一电压源与Vss之间的两个相串联之输出场效应电晶体。10.如申请专利范围第9项之三态缓冲电路,其中该两个输出场效应电晶体是n-型场效应电晶体。11.如申请专利范围第2项之三态缓冲电路,其中该输出级包括多个输出场效应电晶体,其在第一电压源与Vss之间以串联的方式相耦合。12.一种提供输出信号以响应输入信号之方法,包括:使用缓冲电路之输入级以接收输入信号;使用该缓冲电路之位准移位级,以形成一组控制信号以响应该输入信号,该组控制信号的电压范围是高于与该输入信号有关之电压范围,以及使用该缓冲电路之输出级,以输出一个输出信号,以响应该绌控制信号,与该输出信号有关之电压范围是低于该控制信号之电压范围。13.如申请专利范围第12项之方法,其中该输出更包括:对该输出级之第一及第二场效应电晶体之闸极提供该组控制信号,该第一及第二场效应电晶体是于第一电压源与接地之间以串联方式相耦合,该第一电压源与接地被设计成在该缓冲电路之输出,提供与该输出信号有关之电压范围。14.如申请专利范围第12项之方法,更包括提供一缓冲致能信号,其被设计成在当此缓冲致能信号被去能时,从耦合于该缓冲电路之负载,使得此缓冲电路成为三态。15.一种三态缓冲电路,用于在缓冲输入节点接收输入信号,并响应于一缓冲致能信号,传导输出信号至缓冲输出节点,包括:输入装置,用于在当缓冲致能信号被致能时,接收该输入信号,该输入装置被耦合至该缓冲输入节点;位准移位装置,用于在当该缓冲致能信号被致能时,输出一组控制信号以转应该输入信号,该位准移位装置被耦合至该输入装置,该组控制信号之电压范围是高于与该输入信号有关之电压范围;以及输出装置,其耦合至该位准移位装置,该输出装置被设计成,在当该缓冲致能信号致能信时,在该缓冲输出节点上输出信号,以响应该组控制信号,该输出信号的电压范围是低于该组控制信号之电压范围,而当缓冲致能信号被去能时,该输出装置将缓冲输出节点与该输入装置及该位准移位装置解除耦合。18.如申请专利范围第15项之三态缓冲电路,其中该输出装置被耦合于第一电压源,该位准移位装置被耦合于第二电压源,其提供之电压高于第一电压源所提供之电压位准。17.如申请专利范围第16项之三态缓冲电路,其中该输入装置包括一第一场效应电晶体与一第二场效应电晶体,该第一与第二场效应电晶体之闸极由该缓冲致能信号所控制,该第一与第二场效应电晶体的第一端子被设计以接收该输入信号。18.如申请专利范围第17项之三态缓冲电路,其中该第一与第二场效应电晶体之第二端子被各别耦合至位准移位装置之第一与第二输入节点。19.如申请专利范围第18项之三态缓冲电路,其中该位准移位装置包括一第三场效应电晶体,一第四场效应电晶体,以及一第五场效应电晶体,该第三场效应电晶体之闸极被耦合至该位准移位装置之第一输入节点以及该第四场效应电晶体之一第一端子,该第四场效应电晶体之闸极被耦合至第三场效应电晶体之一第一端子;以及该第五场效应电晶体之闸极被耦合至该输入节点,该第五场效应电晶体之第一端子被耦合至Vss。20.如申请专利范围第16项之三态缓冲电路,其中该输出装置包括一串联连接,其主要由介于第一电压源与Vss之间的两个输出场效应电晶体所组成。21.如申请专利范围第16项之三态缓冲电路,其中该输出装置包括一串联连接,其包含介于第一电压源与Vss之间的两个输出场效应电晶体。22.如申请专利范围第21项之三态缓冲电路,其中该两个输出场效应电晶体是n-场效应电晶体。23.如申请专利范围第16项之三态缓冲电路,其中该输出装置包括介于第一电压源与Vss之间至少三个串联耦合之输出场效应电晶体。图式简单说明:第一图显示一简化之习知技术之反相三态缓冲电路以方便讨论。第二图显示另一习知技术之三态缓冲电路,其亦不可用于作为降低电压输入/降低电压输出之缓冲电路。第三图显示根授本发明之一实施例之一简化三态缓冲电路,它代表一个三态缓冲电路,其能通过降低之电压信号。第四图显示得非常仔细,并根据本发明之一实施例,一个三态缕冲电路,其能通过降低之电压信号。第五图至第十二图显示根据本发明之各种实施例之降低电压输入/降低电压输出之三态缓冲电路之各种替代设计。 |
